Changeset ddf6706 in umon


Ignore:
Timestamp:
Aug 3, 2015, 4:16:38 AM (4 years ago)
Author:
Jarielle Catbagan <jcatbagan93@…>
Branches:
master
Children:
5a75bc2
Parents:
723a2e2
git-author:
Jarielle Catbagan <jcatbagan93@…> (08/03/15 04:16:38)
git-committer:
Ed Sutter <edsutterjr@…> (08/03/15 23:30:45)
Message:

BBB: am335x.h: Add defines for MMC0 interface, AM335x MMC/SD registers, and CMD/responses

File:
1 edited

Legend:

Unmodified
Added
Removed
  • ports/beagleboneblack/am335x.h

    r723a2e2 rddf6706  
    267267#define CM_PER_L3_CLKSTCTRL             0x0C
    268268#define CM_PER_EMIF_CLKCTRL             0x28
     269#define CM_PER_MMC0_CLKCTRL             0x3C
     270#define CM_PER_MMC0_CLKCTRL_MODULEMODE_ENABLE   0x02
     271#define CM_PER_MMC0_CLKCTRL_IDLEST      0x00030000
    269272#define CM_PER_GPIO1_CLKCTRL            0xAC
    270273/*===========================================================================*/
     
    345348#define CONF_GPMC_A7                    0x085c
    346349#define CONF_GPMC_A8                    0x0860
     350#define CONF_MMC0_DAT3                  0x08F0
     351#define CONF_MMC0_DAT2                  0x08F4
     352#define CONF_MMC0_DAT1                  0x08F8
     353#define CONF_MMC0_DAT0                  0x08FC
     354#define CONF_MMC0_CLK                   0x0900
     355#define CONF_MMC0_CMD                   0x0904
     356#define CONF_SPI0_CS1                   0x0960
    347357#define CONF_UART0_RXD                  0x0970
    348358#define CONF_UART0_TXD                  0x0974
     
    457467#define DMTIMER7_BASE                   (L4_PER_BASE + 0x0004A000)
    458468#define DMTIMER7_REG(_x_)               *(vulong *)(DMTIMER7_BASE + _x_)
    459 /* MMCHS0 Registers */
    460 #define MMCHS0_BASE                     (L4_PER_BASE + 0x00060000)
    461 #define MMCHS0_REG(_x_)                 *(vulong *)(MMCHS0_BASE + _x_)
    462469/* ELM Registers */
    463470#define ELM_BASE                        (L4_PER_BASE + 0x00080000)
     
    12221229/* MMC */
    12231230/*===========================================================================*/
    1224 /* MMC Registers offset */
     1231/* MMCHS0 Registers base */
     1232#define MMCHS0_BASE                     (L4_PER_BASE + 0x00060000)
     1233#define MMCHS0_REG(_x_)                 *(vulong *)(MMCHS0_BASE + _x_)
     1234/* MMC Registers base */
    12251235#define MMC1_BASE                       (L4_PER_BASE + 0x001D8000)
    12261236#define MMC1_REG(_x_)                   *(vulong *)(MMC1_BASE + _x_)
     
    12301240        /* System Configuration */
    12311241#define SD_SYSCONFIG                    0x0110
     1242#define SD_SYSCONFIG_CLOCKACTIVITY      0x00000300
     1243#define SD_SYSCONFIG_SIDLEMODE          0x00000018
     1244#define SD_SYSCONFIG_SIDLEMODE_IDLE     0x00000000
     1245#define SD_SYSCONFIG_SIDLEMODE_IGNORE   0x00000008
     1246#define SD_SYSCONFIG_SIDLEMODE_WKUP     0x00000010
     1247#define SD_SYSCONFIG_ENAWAKEUP          0x00000004
     1248#define SD_SYSCONFIG_ENAWAKEUP_DISABLE  0x00000000
     1249#define SD_SYSCONFIG_ENAWAKEUP_ENABLE   0x00000004
     1250#define SD_SYSCONFIG_SOFTRESET          0x00000002
     1251#define SD_SYSCONFIG_AUTOIDLE           0x00000001
     1252#define SD_SYSCONFIG_AUTOIDLE_AUTOGATE  0x00000001
    12321253        /* System Status */
    12331254#define SD_SYSSTATUS                    0x0114
     1255#define SD_SYSSTATUS_RESETDONE          0x00000001
    12341256        /* Card Status Response Error */
    12351257#define SD_CSRE                         0x0124
     
    12381260        /* Configuration */
    12391261#define SD_CON                          0x012C
     1262#define SD_CON_SDMA_LNE                 0x00200000
     1263#define SD_CON_DMA_MNS                  0x00100000
     1264#define SD_CON_DDR                      0x00080000
     1265#define SD_CON_BOOT_CF0                 0x00040000
     1266#define SD_CON_BOOT_ACK                 0x00020000
     1267#define SD_CON_CLKEXTFREE               0x00010000
     1268#define SD_CON_PADEN                    0x00008000
     1269#define SD_CON_CEATA                    0x00001000
     1270#define SD_CON_CTPL                     0x00000800
     1271#define SD_CON_DVAL                     0x00000600
     1272#define SD_CON_DVAL_33US                0x00000000
     1273#define SD_CON_DVAL_231US               0x00000200
     1274#define SD_CON_DVAL_1MS                 0x00000400
     1275#define SD_CON_DVAL_840US               0x00000600
     1276#define SD_CON_WPP                      0x00000100
     1277#define SD_CON_CDP                      0x00000080
     1278#define SD_CON_CDP_ACTIVE_LOW           0x00000080
     1279#define SD_CON_CDP_ACTIVE_HIGH          0x00000000
     1280#define SD_CON_MIT                      0x00000040
     1281#define SD_CON_DW8                      0x00000020
     1282#define SD_CON_DW8_1BIT_OR_4BIT         0x00000000
     1283#define SD_CON_DW8_8BIT                 0x00000020
     1284#define SD_CON_MODE                     0x00000010
     1285#define SD_CON_MODE_SYSTEST             0x00000010
     1286#define SD_CON_MODE_NORMAL              0x00000000
     1287#define SD_CON_STR                      0x00000008
     1288#define SD_CON_HR                       0x00000004
     1289#define SD_CON_INIT                     0x00000002
     1290#define SD_CON_INIT_START               0x00000002
     1291#define SD_CON_INIT_END                 0x00000000
     1292#define SD_CON_OD                       0x00000001
     1293#define SD_CON_OD_ENABLE                0x00000001
     1294#define SD_CON_OD_DISABLE               0x00000000
    12401295        /* Power Counter */
    12411296#define SD_PWCNT                        0x0130
     
    12441299        /* Transfer Length Configuration */
    12451300#define SD_BLK                          0x0204
     1301#define SD_BLK_512_BYTES                0x00000200
    12461302        /* Command Argument */
    12471303#define SD_ARG                          0x0208
    12481304        /* Command and Transfer Mode */
    12491305#define SD_CMD                          0x020C
     1306#define SD_CMD_CMD0_GO_IDLE_STATE               0x00000000
     1307#define SD_CMD_CMD0_GO_PRE_IDLE_STATE           0x00000000
     1308#define SD_CMD_CMD0_BOOT_INITIATION             0x00000000
     1309#define SD_CMD_CMD1_SEND_OP_COND                0x01000000
     1310#define SD_CMD_CMD2_ALL_SEND_CID                0x02000000
     1311#define SD_CMD_CMD3_SEND_RELATIVE_ADDR          0x03000000
     1312#define SD_CMD_CMD3_SET_RELATIVE_ADDR           0x03000000
     1313#define SD_CMD_CMD4_SET_DSR                     0x04000000
     1314#define SD_CMD_CMD5_SLEEP_AWAKE                 0x05000000
     1315#define SD_CMD_CMD6_SWITCH_FUNC                 0x06000000
     1316#define SD_CMD_CMD6_SWITCH                      0x06000000
     1317#define SD_CMD_CMD7_SELECT_DESELECT_CARD        0x07000000
     1318#define SD_CMD_CMD8_SEND_IF_COND                0x08000000
     1319#define SD_CMD_CMD8_SEND_EXT_CSD                0x08000000
     1320#define SD_CMD_CMD9_SEND_CSD                    0x09000000
     1321#define SD_CMD_CMD10_SEND_CID                   0x0A000000
     1322#define SD_CMD_CMD11_READ_DAT                   0x0B000000
     1323#define SD_CMD_CMD12_STOP_TRANSMISSION          0x0C000000
     1324#define SD_CMD_CMD13_SEND_STATUS                0x0D000000
     1325#define SD_CMD_CMD14_BUSTEST_R                  0x0E000000
     1326#define SD_CMD_CMD15_GO_INACTIVE_STATE          0x0F000000
     1327#define SD_CMD_CMD16_SET_BLOCKLEN               0x10000000
     1328#define SD_CMD_CMD17_READ_SINGLE_BLOCK          0x11000000
     1329#define SD_CMD_CMD18_READ_MULTIPLE_BLOCK        0x12000000
     1330#define SD_CMD_CMD19_BUSTEST_W                  0x13000000
     1331#define SD_CMD_CMD20_WRITE_DAT_UNTIL_STOP       0x14000000
     1332#define SD_CMD_CMD24_WRITE_BLOCK                0x18000000
     1333#define SD_CMD_CMD25_WRITE_MULTIPLE_BLOCK       0x19000000
     1334#define SD_CMD_CMD26_PROGRAM_CID                0x1A000000
     1335#define SD_CMD_CMD27_PROGRAM_CSD                0x1B000000
     1336#define SD_CMD_CMD28_SET_WRITE_PROT             0x1C000000
     1337#define SD_CMD_CMD29_CLR_WRITE_PROT             0x1D000000
     1338#define SD_CMD_CMD30_SEND_WRITE_PROT            0x1E000000
     1339#define SD_CMD_CMD31_SEND_WRITE_PROT_TYPE       0x1F000000
     1340#define SD_CMD_CMD32_ERASE_WR_BLK_START         0x20000000
     1341#define SD_CMD_CMD33_ERASE_WR_BLK_END           0x21000000
     1342#define SD_CMD_CMD35_ERASE_GROUP_START          0x23000000
     1343#define SD_CMD_CMD36_ERASE_GROUP_END            0x24000000
     1344#define SD_CMD_CMD38_ERASE                      0x26000000
     1345#define SD_CMD_CMD39_FAST_IO                    0x27000000
     1346#define SD_CMD_CMD40_GO_IRQ_STATE               0x28000000
     1347#define SD_CMD_CMD42_LOCK_UNLOCK                0x2A000000
     1348#define SD_CMD_CMD55_APP_CMD                    0x37000000
     1349#define SD_CMD_CMD56_GEN_CMD                    0x38000000
     1350
     1351#define SD_CMD_ACMD6_SET_BUS_WIDTH              0x06000000
     1352#define SD_CMD_ACMD13_SD_STATUS                 0x0D000000
     1353#define SD_CMD_ACMD22_SEND_NUM_WR_BLOCKS        0x16000000
     1354#define SD_CMD_ACMD23_SET_WR_BLK_ERASE_COUNT    0x17000000
     1355#define SD_CMD_ACMD41_SD_SEND_OP_COND           0x29000000
     1356#define SD_CMD_ACMD42_SET_CLR_CARD_DETECT       0x2A000000
     1357#define SD_CMD_ACMD51_SEND_SCR                  0x33000000
     1358
     1359#define SD_CMD_CMD_TYPE_NORMAL                  0x00000000
     1360#define SD_CMD_CMD_TYPE_SUSPEND                 0x00400000
     1361#define SD_CMD_CMD_TYPE_RESUME                  0x00800000
     1362#define SD_CMD_CMD_TYPE_ABORT                   0x00C00000
     1363
     1364#define SD_CMD_DP_NO_DATA_PRESENT               0x00000000
     1365#define SD_CMD_DP_DATA_PRESENT                  0x00200000
     1366
     1367#define SD_CMD_CICE_DISABLE                     0x00000000
     1368#define SD_CMD_CICE_ENABLE                      0x00100000
     1369
     1370#define SD_CMD_CCCE_DISABLE                     0x00000000
     1371#define SD_CMD_CCCE_ENABLE                      0x00080000
     1372
     1373#define RSP_TYPE_NO_RESPONSE            0x00000000
     1374#define RSP_TYPE_136                    0x00010000
     1375#define RSP_TYPE_48                     0x00020000
     1376#define RSP_TYPE_48_WITH_BUSY           0x00030000
     1377#define SD_CMD_RSP_TYPE_NO_RESPONSE     RSP_TYPE_NO_RESPONSE
     1378#define SD_CMD_RSP_TYPE_R1              RSP_TYPE_48
     1379#define SD_CMD_RSP_TYPE_R1B             RSP_TYPE_48_WITH_BUSY
     1380#define SD_CMD_RSP_TYPE_R2              RSP_TYPE_136
     1381#define SD_CMD_RSP_TYPE_R3              RSP_TYPE_48
     1382#define SD_CMD_RSP_TYPE_R4              RSP_TYPE_48
     1383#define SD_CMD_RSP_TYPE_R5              RSP_TYPE_48
     1384#define SD_CMD_RSP_TYPE_R5B             RSP_TYPE_48_WITH_BUSY
     1385#define SD_CMD_RSP_TYPE_R6              RSP_TYPE_48
     1386#define SD_CMD_RSP_TYPE_R7              RSP_TYPE_48
     1387
     1388#define SD_CMD_MSBS_SINGLE              0x00000000
     1389#define SD_CMD_MSBS_MULTIPLE            0x00000020
     1390
     1391#define SD_CMD_DDIR_WRITE               0x00000000
     1392#define SD_CMD_DDIR_READ                0x00000010
     1393
     1394#define SD_CMD_ACEN_DISABLE             0x00000000
     1395#define SD_CMD_ACEN_CMD12_ENABLE        0x00000004
     1396
     1397#define SD_CMD_BCE_DISABLE              0x00000000
     1398#define SD_CMD_BCE_ENABLE               0x00000002
     1399
     1400#define SD_CMD_DE_DISABLE               0x00000000
     1401#define SD_CMD_DE_ENABLE                0x00000001
     1402
    12501403        /* Command Response 0 and 1 */
    12511404#define SD_RSP10                        0x0210
     1405#define SD_RSP10_R1_CURRENT_STATE                       0x00001E00
     1406#define SD_RSP10_R1_CURRENT_STATE_IDLE                  0x00000000
     1407#define SD_RSP10_R1_CURRENT_STATE_READY                 0x00000200
     1408#define SD_RSP10_R1_CURRENT_STATE_IDENTIFICATION        0x00000400
     1409#define SD_RSP10_R1_CURRENT_STATE_STANDBY               0x00000600
     1410#define SD_RSP10_R1_CURRENT_STATE_TRANSFER              0x00000800
     1411#define SD_RSP10_R1_CURRENT_STATE_SENDING_DATA          0x00000A00
     1412#define SD_RSP10_R1_CURRENT_STATE_RECEIVE_DATA          0x00000C00
     1413#define SD_RSP10_R1_CURRENT_STATE_PROGRAMMING           0x00000E00
     1414#define SD_RSP10_R1_CURRENT_STATE_DISCONNECT            0x00001000
     1415#define SD_RSP10_R3_CARD_CAPACITY_STATUS                0x40000000
     1416#define SD_RSP10_R3_CARD_POWER_UP_STATUS                0x80000000
    12521417        /* Command Response 2 and 3 */
    12531418#define SD_RSP32                        0x0214
     
    12601425        /* Present State */
    12611426#define SD_PSTATE                       0x0224
     1427#define SD_PSTATE_CLEV                  0x01000000
     1428#define SD_PSTATE_DLEV                  0x00F00000
     1429#define SD_PSTATE_WP                    0x00080000
     1430#define SD_PSTATE_CDPL                  0x00040000
     1431#define SD_PSTATE_CSS                   0x00020000
     1432#define SD_PSTATE_CINS                  0x00010000
     1433#define SD_PSTATE_BRE                   0x00000800
     1434#define SD_PSTATE_BWE                   0x00000400
     1435#define SD_PSTATE_RTA                   0x00000200
     1436#define SD_PSTATE_WTA                   0x00000100
     1437#define SD_PSTATE_DLA                   0x00000004
     1438#define SD_PSTATE_DATI                  0x00000002
     1439#define SD_PSTATE_CMDI                  0x00000001
    12621440        /* Host Control */
    12631441#define SD_HCTL                         0x0228
     1442#define SD_HCTL_SDVS                    0x00000E00
     1443#define SD_HCTL_SDVS_VS18               0x00000A00
     1444#define SD_HCTL_SDVS_VS30               0x00000C00
     1445#define SD_HCTL_SDVS_VS33               0x00000E00
     1446#define SD_HCTL_SDBP                    0x00000100
     1447#define SD_HCTL_DMAS                    0x00000180
     1448#define SD_HCTL_DMAS_32BIT_ADDR_ADMA2   0x00000010
     1449#define SD_HCTL_DTW                     0x00000002
     1450#define SD_HCTL_DTW_1BIT                0x00000000
     1451#define SD_HCTL_DTW_4BIT                0x00000002
    12641452        /* SD System Control */
    12651453#define SD_SYSCTL                       0x022C
     1454#define SD_SYSCTL_SRC                   0x02000000
     1455#define SD_SYSCTL_SRA                   0x01000000
     1456#define SD_SYSCTL_DTO                   0x000F0000
     1457#define SD_SYSCTL_DTO_TCF_2_13          0x00000000
     1458#define SD_SYSCTL_DTO_TCF_2_14          0x00010000
     1459#define SD_SYSCTL_DTO_TCF_2_27          0x000E0000
     1460#define SD_SYSCTL_CLKD                  0x0000FFC0
     1461#define SD_SYSCTL_CEN                   0x00000004
     1462#define SD_SYSCTL_CEN_ENABLE            0x00000004
     1463#define SD_SYSCTL_ICS                   0x00000002
     1464#define SD_SYSCTL_ICE                   0x00000001
     1465#define SD_SYSCTL_ICE_ENABLE            0x00000001
    12661466        /* SD Interrupt Status */
    12671467#define SD_STAT                         0x0230
     1468#define SD_STAT_BADA                    0x20000000
     1469#define SD_STAT_CERR                    0x10000000
     1470#define SD_STAT_ADMAE                   0x02000000
     1471#define SD_STAT_ACE                     0x01000000
     1472#define SD_STAT_DEB                     0x00400000
     1473#define SD_STAT_DCRC                    0x00200000
     1474#define SD_STAT_DTO                     0x00100000
     1475#define SD_STAT_CIE                     0x00080000
     1476#define SD_STAT_CEB                     0x00040000
     1477#define SD_STAT_CCRC                    0x00020000
     1478#define SD_STAT_CTO                     0x00010000
     1479#define SD_STAT_ERRI                    0x00008000
     1480#define SD_STAT_BSR                     0x00000400
     1481#define SD_STAT_OBI                     0x00000200
     1482#define SD_STAT_CIRQ                    0x00000100
     1483#define SD_STAT_CREM                    0x00000080
     1484#define SD_STAT_CINS                    0x00000040
     1485#define SD_STAT_BRR                     0x00000020
     1486#define SD_STAT_BWR                     0x00000010
     1487#define SD_STAT_DMA                     0x00000008
     1488#define SD_STAT_BGE                     0x00000004
     1489#define SD_STAT_TC                      0x00000002
     1490#define SD_STAT_CC                      0x00000001
    12681491        /* SD Interrupt Enable */
    12691492#define SD_IE                           0x0234
     1493#define SD_IE_BADA_ENABLE               0x20000000
     1494#define SD_IE_CERR_ENABLE               0x10000000
     1495#define SD_IE_ADMA_ENABLE               0x02000000
     1496#define SD_IE_ACE_ENABLE                0x01000000
     1497#define SD_IE_DEB_ENABLE                0x00400000
     1498#define SD_IE_DCRC_ENABLE               0x00200000
     1499#define SD_IE_DTO_ENABLE                0x00100000
     1500#define SD_IE_CIE_ENABLE                0x00080000
     1501#define SD_IE_CEB_ENABLE                0x00040000
     1502#define SD_IE_CCRC_ENABLE               0x00020000
     1503#define SD_IE_CTO_ENABLE                0x00010000
     1504#define SD_IE_BSR_ENABLE                0x00000400
     1505#define SD_IE_OBI_ENABLE                0x00000200
     1506#define SD_IE_CIRQ_ENABLE               0x00000100
     1507#define SD_IE_CREM_ENABLE               0x00000080
     1508#define SD_IE_CINS_ENABLE               0x00000040
     1509#define SD_IE_BRR_ENABLE                0x00000020
     1510#define SD_IE_BWR_ENABLE                0x00000010
     1511#define SD_IE_DMA_ENABLE                0x00000008
     1512#define SD_IE_BGE_ENABLE                0x00000004
     1513#define SD_IE_TC_ENABLE                 0x00000002
     1514#define SD_IE_CC_ENABLE                 0x00000001
    12701515        /* SD Interrupt Enable Set */
    12711516#define SD_ISE                          0x0238
     
    12741519        /* Capabilities */
    12751520#define SD_CAPA                         0x0240
     1521#define SD_CAPA_VS18                    0x04000000
     1522#define SD_CAPA_VS30                    0x02000000
     1523#define SD_CAPA_VS33                    0x01000000
    12761524        /* Maximum Current Capabilities */
    12771525#define SD_CUR_CAPA                     0x0148
Note: See TracChangeset for help on using the changeset viewer.