Changeset c758a4ec in rtems


Ignore:
Timestamp:
Dec 8, 2009, 1:36:55 PM (9 years ago)
Author:
Ralf Corsepius <ralf.corsepius@…>
Branches:
4.10, 4.11, master
Children:
5e87bae2
Parents:
3e9f9565
Message:

Whitespace removal.

Location:
c/src/lib/libcpu/m68k
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libcpu/m68k/mcf5282/include/mcf5282.h

    r3e9f9565 rc758a4ec  
    160160 * Functions provided by mcf5xxx.s
    161161 */
    162  
     162
    163163int     asm_set_ipl (uint32);
    164164void    mcf5xxx_wr_cacr (uint32);
     
    448448
    449449/* Read/Write access macros for general use */
    450 #define MCF5282_DMA0_SAR                (*(vuint32  *)(&__IPSBAR[0x0100]))             
    451 #define MCF5282_DMA0_DAR                (*(vuint32  *)(&__IPSBAR[0x0104]))             
    452 #define MCF5282_DMA0_DCR                (*(vuint32  *)(&__IPSBAR[0x0108]))             
    453 #define MCF5282_DMA0_BCR                (*(vuint32  *)(&__IPSBAR[0x010C]))             
    454 #define MCF5282_DMA0_DSR                (*(vuint8   *)(&__IPSBAR[0x0110]))             
     450#define MCF5282_DMA0_SAR                (*(vuint32  *)(&__IPSBAR[0x0100]))
     451#define MCF5282_DMA0_DAR                (*(vuint32  *)(&__IPSBAR[0x0104]))
     452#define MCF5282_DMA0_DCR                (*(vuint32  *)(&__IPSBAR[0x0108]))
     453#define MCF5282_DMA0_BCR                (*(vuint32  *)(&__IPSBAR[0x010C]))
     454#define MCF5282_DMA0_DSR                (*(vuint8   *)(&__IPSBAR[0x0110]))
    455455
    456456#define MCF5282_DMA1_SAR                (*(vuint32  *)(&__IPSBAR[0x0140]))
     
    472472#define MCF5282_DMA3_DSR                (*(vuint8   *)(&__IPSBAR[0x01D0]))
    473473
    474 #define MCF5282_DMA_SAR(x)              (*(vuint32  *)(&__IPSBAR[0x0100+((x)*0x40)]))           
    475 #define MCF5282_DMA_DAR(x)              (*(vuint32  *)(&__IPSBAR[0x0104+((x)*0x40)]))           
    476 #define MCF5282_DMA_DCR(x)              (*(vuint32  *)(&__IPSBAR[0x0108+((x)*0x40)]))           
    477 #define MCF5282_DMA_BCR(x)              (*(vuint32  *)(&__IPSBAR[0x010C+((x)*0x40)]))           
    478 #define MCF5282_DMA_DSR(x)              (*(vuint8   *)(&__IPSBAR[0x0110+((x)*0x40)]))           
     474#define MCF5282_DMA_SAR(x)              (*(vuint32  *)(&__IPSBAR[0x0100+((x)*0x40)]))
     475#define MCF5282_DMA_DAR(x)              (*(vuint32  *)(&__IPSBAR[0x0104+((x)*0x40)]))
     476#define MCF5282_DMA_DCR(x)              (*(vuint32  *)(&__IPSBAR[0x0108+((x)*0x40)]))
     477#define MCF5282_DMA_BCR(x)              (*(vuint32  *)(&__IPSBAR[0x010C+((x)*0x40)]))
     478#define MCF5282_DMA_DSR(x)              (*(vuint8   *)(&__IPSBAR[0x0110+((x)*0x40)]))
    479479
    480480/* Bit level definitions and macros */
     
    503503#define MCF5282_DMA_DCR_AT                                      (0x00008000)
    504504
    505 #define MCF5282_DMA_DSR_CE                                      (0x40) 
    506 #define MCF5282_DMA_DSR_BES                                     (0x20) 
    507 #define MCF5282_DMA_DSR_BED                                     (0x10) 
    508 #define MCF5282_DMA_DSR_REQ                                     (0x04) 
    509 #define MCF5282_DMA_DSR_BSY                                     (0x02) 
    510 #define MCF5282_DMA_DSR_DONE                            (0x01) 
     505#define MCF5282_DMA_DSR_CE                                      (0x40)
     506#define MCF5282_DMA_DSR_BES                                     (0x20)
     507#define MCF5282_DMA_DSR_BED                                     (0x10)
     508#define MCF5282_DMA_DSR_REQ                                     (0x04)
     509#define MCF5282_DMA_DSR_BSY                                     (0x02)
     510#define MCF5282_DMA_DSR_DONE                            (0x01)
    511511
    512512/*********************************************************************
     
    723723#define MCF5282_QSPI_QMR_CPHA                           (0x0100)
    724724#define MCF5282_QSPI_QMR_BAUD(x)                        (((x)&0x00FF))
    725                                                                                        
     725
    726726#define MCF5282_QSPI_QDLYR_SPE                          (0x8000)
    727727#define MCF5282_QSPI_QDLYR_QCD(x)                       (((x)&0x007F)<<8)
    728 #define MCF5282_QSPI_QDLYR_DTL(x)                       (((x)&0x00FF))         
    729 
    730 #define MCF5282_QSPI_QWR_HALT                           (0x8000)               
     728#define MCF5282_QSPI_QDLYR_DTL(x)                       (((x)&0x00FF))
     729
     730#define MCF5282_QSPI_QWR_HALT                           (0x8000)
    731731#define MCF5282_QSPI_QWR_WREN                           (0x4000)
    732732#define MCF5282_QSPI_QWR_WRTO                           (0x2000)
     
    735735#define MCF5282_QSPI_QWR_CPTQP(x)                       (((x)&0x000F)<<4)
    736736#define MCF5282_QSPI_QWR_NEWQP(x)                       (((x)&0x000F))
    737                
     737
    738738#define MCF5282_QSPI_QIR_WCEFB                          (0x8000)
    739739#define MCF5282_QSPI_QIR_ABRTB                          (0x4000)
     
    765765/* Read/Write access macros for general use */
    766766#define MCF5282_TIMER0_DTMR             (*(vuint16 *)(&__IPSBAR[0x0400]))
    767 #define MCF5282_TIMER0_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0402])) 
     767#define MCF5282_TIMER0_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0402]))
    768768#define MCF5282_TIMER0_DTER             (*(vuint8  *)(&__IPSBAR[0x0403]))
    769769#define MCF5282_TIMER0_DTRR             (*(vuint32 *)(&__IPSBAR[0x0404]))
     
    772772
    773773#define MCF5282_TIMER1_DTMR             (*(vuint16 *)(&__IPSBAR[0x0440]))
    774 #define MCF5282_TIMER1_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0442])) 
     774#define MCF5282_TIMER1_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0442]))
    775775#define MCF5282_TIMER1_DTER             (*(vuint8  *)(&__IPSBAR[0x0443]))
    776776#define MCF5282_TIMER1_DTRR             (*(vuint32 *)(&__IPSBAR[0x0444]))
     
    779779
    780780#define MCF5282_TIMER2_DTMR             (*(vuint16 *)(&__IPSBAR[0x0480]))
    781 #define MCF5282_TIMER2_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0482])) 
     781#define MCF5282_TIMER2_DTXMR    (*(vuint8  *)(&__IPSBAR[0x0482]))
    782782#define MCF5282_TIMER2_DTER             (*(vuint8  *)(&__IPSBAR[0x0483]))
    783783#define MCF5282_TIMER2_DTRR             (*(vuint32 *)(&__IPSBAR[0x0484]))
     
    786786
    787787#define MCF5282_TIMER3_DTMR             (*(vuint16 *)(&__IPSBAR[0x04C0]))
    788 #define MCF5282_TIMER3_DTXMR    (*(vuint8  *)(&__IPSBAR[0x04C2])) 
     788#define MCF5282_TIMER3_DTXMR    (*(vuint8  *)(&__IPSBAR[0x04C2]))
    789789#define MCF5282_TIMER3_DTER             (*(vuint8  *)(&__IPSBAR[0x04C3]))
    790790#define MCF5282_TIMER3_DTRR             (*(vuint32 *)(&__IPSBAR[0x04C4]))
     
    793793
    794794#define MCF5282_TIMER_DTMR(x)   (*(vuint16 *)(&__IPSBAR[0x0400+((x)*0x40)]))
    795 #define MCF5282_TIMER_DTXMR(x)  (*(vuint8  *)(&__IPSBAR[0x0402+((x)*0x40)])) 
     795#define MCF5282_TIMER_DTXMR(x)  (*(vuint8  *)(&__IPSBAR[0x0402+((x)*0x40)]))
    796796#define MCF5282_TIMER_DTER(x)   (*(vuint8  *)(&__IPSBAR[0x0403+((x)*0x40)]))
    797797#define MCF5282_TIMER_DTRR(x)   (*(vuint32 *)(&__IPSBAR[0x0404+((x)*0x40)]))
     
    15421542#define MCF5282_GPIO_PEPAR_PEPA0(x)                     (((x)&0x3))
    15431543
    1544 #define MCF5282_GPIO_PFPAR_PFPA7                        (0x80)                 
     1544#define MCF5282_GPIO_PFPAR_PFPA7                        (0x80)
    15451545#define MCF5282_GPIO_PFPAR_PFPA6                        (0x40)
    15461546#define MCF5282_GPIO_PFPAR_PFPA5                        (0x20)
     
    17881788
    17891789/* Bit level definitions and macros */
    1790 #define MCF5282_WTM_WCR_WAIT                            (0x0008)               
     1790#define MCF5282_WTM_WCR_WAIT                            (0x0008)
    17911791#define MCF5282_WTM_WCR_DOZE                            (0x0004)
    17921792#define MCF5282_WTM_WCR_HALTED                          (0x0002)
     
    18061806#define MCF5282_PIT0_PMR                (*(vuint16 *)(&__IPSBAR[0x150002]))
    18071807#define MCF5282_PIT0_PCNTR              (*(vuint16 *)(&__IPSBAR[0x150004]))
    1808                                                                                  
     1808
    18091809#define MCF5282_PIT1_PCSR               (*(vuint16 *)(&__IPSBAR[0x160000]))
    18101810#define MCF5282_PIT1_PMR                (*(vuint16 *)(&__IPSBAR[0x160002]))
     
    19111911#define MCF5282_QADC_QASR0_CF2                          (0x2000)
    19121912#define MCF5282_QADC_QASR0_PF2                          (0x1000)
    1913 #define MCF5282_QADC_QASR0_TOR1                         (0x0800)                               
     1913#define MCF5282_QADC_QASR0_TOR1                         (0x0800)
    19141914#define MCF5282_QADC_QASR0_TOR2                         (0x0400)
    1915        
     1915
    19161916#define MCF5282_QADC_CCW_P                                      (0x0200)
    19171917#define MCF5282_QADC_CCW_BYP                            (0x0100)
  • c/src/lib/libcpu/m68k/shared/cache/cache.c

    r3e9f9565 rc758a4ec  
    88#include "cache_.h"
    99
    10 /* 
     10/*
    1111 *  Since the cacr is common to all mc680x0, provide macros
    1212 *  for masking values in that register.
    1313 */
    1414
    15 /* 
     15/*
    1616 *  Used to clear bits in the cacr.
    1717 */
     
    2727
    2828
    29 /* 
     29/*
    3030 *  Used to set bits in the cacr.
    3131 */
     
    4040  }
    4141
    42    
     42
    4343/*
    4444 * CACHE MANAGER: The following functions are CPU-specific.
Note: See TracChangeset for help on using the changeset viewer.