Changeset b83b754e in rtems


Ignore:
Timestamp:
Oct 30, 2007, 7:32:02 PM (13 years ago)
Author:
Joel Sherrill <joel.sherrill@…>
Branches:
4.10, 4.11, 4.9, 5, master
Children:
f81b295
Parents:
76b839b
Message:

2007-10-30 Joel Sherrill <joel.sherrill@…>

  • include/mpc5200.h: Added some simple interrupt GPIO constants.
Location:
c/src/lib/libbsp/powerpc/gen5200
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libbsp/powerpc/gen5200/ChangeLog

    r76b839b rb83b754e  
     12007-10-30      Joel Sherrill <joel.sherrill@oarcorp.com>
     2
     3        * include/mpc5200.h: Added some simple interrupt GPIO constants.
     4
    152007-10-26      Joel Sherrill <joel.sherrill@oarcorp.com>
    26
  • c/src/lib/libbsp/powerpc/gen5200/include/mpc5200.h

    r76b839b rb83b754e  
    5555#define IABR2   1018            /* Instruction Breakpoint #2 */
    5656
    57 /* 
    58  * Initial post-reset location of MGT5100 module base address register (MBAR) 
     57/*
     58 * Initial post-reset location of MGT5100 module base address register (MBAR)
    5959 */
    6060#define MBAR_RESET          0x80000000
    6161
    62 /* 
     62/*
    6363 * Location and size of onchip SRAM (relative to MBAR)
    6464 */
     
    410410        volatile uint8_t                res33;          /* + 0x3E */
    411411        volatile uint8_t                res34;          /* + 0x3F */
    412         volatile uint8_t                rxidr0;     /* + 0x40 */
    413         volatile uint8_t                rxidr1;     /* + 0x41 */
     412        volatile uint8_t                rxidr0;         /* + 0x40 */
     413        volatile uint8_t                rxidr1;         /* + 0x41 */
    414414        volatile uint8_t                res35;          /* + 0x42 */
    415415        volatile uint8_t                res36;          /* + 0x43 */
    416         volatile uint8_t                rxidr2;     /* + 0x44 */
    417         volatile uint8_t                rxidr3;     /* + 0x45 */
     416        volatile uint8_t                rxidr2;         /* + 0x44 */
     417        volatile uint8_t                rxidr3;         /* + 0x45 */
    418418        volatile uint8_t                res37;          /* + 0x46 */
    419419        volatile uint8_t                res38;          /* + 0x47 */
    420         volatile uint8_t                rxdsr0;     /* + 0x48 */
    421         volatile uint8_t                rxdsr1;     /* + 0x49 */
     420        volatile uint8_t                rxdsr0;         /* + 0x48 */
     421        volatile uint8_t                rxdsr1;         /* + 0x49 */
    422422        volatile uint8_t                res39;          /* + 0x4A */
    423423        volatile uint8_t                res40;          /* + 0x4B */
    424         volatile uint8_t                rxdsr2;     /* + 0x4C */
    425         volatile uint8_t                rxdsr3;     /* + 0x4D */
     424        volatile uint8_t                rxdsr2;         /* + 0x4C */
     425        volatile uint8_t                rxdsr3;         /* + 0x4D */
    426426        volatile uint8_t                res41;          /* + 0x4E */
    427427        volatile uint8_t                res42;          /* + 0x4F */
    428         volatile uint8_t                rxdsr4;     /* + 0x50 */
    429         volatile uint8_t                rxdsr5;     /* + 0x51 */
     428        volatile uint8_t                rxdsr4;         /* + 0x50 */
     429        volatile uint8_t                rxdsr5;         /* + 0x51 */
    430430        volatile uint8_t                res43;          /* + 0x52 */
    431431        volatile uint8_t                res44;          /* + 0x53 */
    432         volatile uint8_t                rxdsr6;     /* + 0x54 */
    433         volatile uint8_t                rxdsr7;     /* + 0x55 */
     432        volatile uint8_t                rxdsr6;         /* + 0x54 */
     433        volatile uint8_t                rxdsr7;         /* + 0x55 */
    434434        volatile uint8_t                res45;          /* + 0x56 */
    435435        volatile uint8_t                res46;          /* + 0x57 */
     
    438438        volatile uint8_t                res48;          /* + 0x5A */
    439439        volatile uint8_t                res49;          /* + 0x5B */
    440         volatile uint8_t                rxtimh;     /* + 0x5C */
    441         volatile uint8_t                rxtiml;     /* + 0x5D */
     440        volatile uint8_t                rxtimh;         /* + 0x5C */
     441        volatile uint8_t                rxtiml;         /* + 0x5D */
    442442        volatile uint8_t                res50;          /* + 0x5E */
    443443        volatile uint8_t                res51;          /* + 0x5F */
    444         volatile uint8_t                txidr0;     /* + 0x60 */
    445         volatile uint8_t                txidr1;     /* + 0x61 */
     444        volatile uint8_t                txidr0;         /* + 0x60 */
     445        volatile uint8_t                txidr1;         /* + 0x61 */
    446446        volatile uint8_t                res52;          /* + 0x62 */
    447447        volatile uint8_t                res53;          /* + 0x63 */
    448         volatile uint8_t                txidr2;     /* + 0x64 */
    449         volatile uint8_t                txidr3;     /* + 0x65 */
     448        volatile uint8_t                txidr2;         /* + 0x64 */
     449        volatile uint8_t                txidr3;         /* + 0x65 */
    450450        volatile uint8_t                res54;          /* + 0x66 */
    451451        volatile uint8_t                res55;          /* + 0x67 */
    452         volatile uint8_t                txdsr0;     /* + 0x68 */
    453         volatile uint8_t                txdsr1;     /* + 0x69 */
     452        volatile uint8_t                txdsr0;         /* + 0x68 */
     453        volatile uint8_t                txdsr1;         /* + 0x69 */
    454454        volatile uint8_t                res56;          /* + 0x6A */
    455455        volatile uint8_t                res57;          /* + 0x6B */
    456         volatile uint8_t                txdsr2;     /* + 0x6C */
    457         volatile uint8_t                txdsr3;     /* + 0x6D */
     456        volatile uint8_t                txdsr2;         /* + 0x6C */
     457        volatile uint8_t                txdsr3;         /* + 0x6D */
    458458        volatile uint8_t                res58;          /* + 0x6E */
    459459        volatile uint8_t                res59;          /* + 0x6F */
    460         volatile uint8_t                txdsr4;     /* + 0x70 */
    461         volatile uint8_t                txdsr5;     /* + 0x71 */
     460        volatile uint8_t                txdsr4;         /* + 0x70 */
     461        volatile uint8_t                txdsr5;         /* + 0x71 */
    462462        volatile uint8_t                res60;          /* + 0x72 */
    463463        volatile uint8_t                res61;          /* + 0x73 */
    464         volatile uint8_t                txdsr6;     /* + 0x74 */
    465         volatile uint8_t                txdsr7;     /* + 0x75 */
     464        volatile uint8_t                txdsr6;         /* + 0x74 */
     465        volatile uint8_t                txdsr7;         /* + 0x75 */
    466466        volatile uint8_t                res62;          /* + 0x76 */
    467467        volatile uint8_t                res63;          /* + 0x77 */
    468468        volatile uint8_t                txdlr;          /* + 0x78 */
    469         volatile uint8_t                txtbpr;     /* + 0x79 */
     469        volatile uint8_t                txtbpr;         /* + 0x79 */
    470470        volatile uint8_t                res64;          /* + 0x7A */
    471471        volatile uint8_t                res65;          /* + 0x7B */
    472         volatile uint8_t                txtimh;     /* + 0x7C */
    473         volatile uint8_t                txtiml;     /* + 0x7D */
     472        volatile uint8_t                txtimh;         /* + 0x7C */
     473        volatile uint8_t                txtiml;         /* + 0x7D */
    474474        volatile uint8_t                res66;          /* + 0x7E */
    475475        volatile uint8_t                res67;          /* + 0x7F */
     
    481481         * GPIO standard registers (MBAR + 0xB00)
    482482         */
    483     volatile uint32_t gpiopcr;      /* + 0x00 */
    484     volatile uint32_t gpiosen;      /* + 0x04 */
    485     volatile uint32_t gpiosod;      /* + 0x08 */
    486     volatile uint32_t gpiosdd;      /* + 0x0C */
    487     volatile uint32_t gpiosdo;      /* + 0x10 */
    488     volatile uint32_t gpiosdi;      /* + 0x14 */
    489     volatile uint32_t gpiooe;       /* + 0x18 */
    490     volatile uint32_t gpioodo;      /* + 0x1C */
    491     volatile uint32_t gpiosie;      /* + 0x20 */
    492     volatile uint32_t gpiosiod;     /* + 0x24 */
    493     volatile uint32_t gpiosidd;     /* + 0x28 */
    494     volatile uint32_t gpiosido;     /* + 0x2C */
    495     volatile uint32_t gpiosiie;     /* + 0x30 */
    496     volatile uint32_t gpiosiit;     /* + 0x34 */
    497     volatile uint32_t gpiosime;     /* + 0x38 */
    498     volatile uint32_t gpiosist;     /* + 0x3C */
    499     volatile uint8_t  res4[0xC0];
     483        volatile uint32_t gpiopcr;          /* + 0x00 */
     484        #define GPIO_PCR_CHIP_SELECT_1          0x80000000
     485        #define GPIO_PCR_CHIP_ALTS              0x30000000
     486          #define GPIO_PCR_CHIP_ALTS_NONE         0x00000000
     487          #define GPIO_PCR_CHIP_ALTS_CAN          0x10000000
     488          #define GPIO_PCR_CHIP_ALTS_SPI          0x20000000
     489          #define GPIO_PCR_CHIP_ALTS_BOTH         0x30000000
     490        #define GPIO_PCR_CHIP_SELECT_7          0x08000000
     491        #define GPIO_PCR_CHIP_SELECT_6          0x04000000
     492        #define GPIO_PCR_CHIP_SELECT_ATA        0x03000000
     493        #define GPIO_PCR_CHIP_SELECT_IR_USB_CLK 0x00800000
     494        #define GPIO_PCR_IRDA                   0x00700000
     495        #define GPIO_PCR_ETHERNET               0x000F0000
     496        #define GPIO_PCR_PCI_DIS                0x00008000
     497        #define GPIO_PCR_USB_SE                 0x00004000
     498        #define GPIO_PCR_USB_GPIO               0x00003000
     499        #define GPIO_PCR_PSC3                   0x00000F00
     500        #define GPIO_PCR_PSC2                   0x00000070
     501        #define GPIO_PCR_PSC1                   0x00000007
     502
     503        volatile uint32_t gpiosen;          /* + 0x04 */
     504        volatile uint32_t gpiosod;          /* + 0x08 */
     505        volatile uint32_t gpiosdd;          /* + 0x0C */
     506        volatile uint32_t gpiosdo;          /* + 0x10 */
     507        volatile uint32_t gpiosdi;          /* + 0x14 */
     508        volatile uint32_t gpiooe;           /* + 0x18 */
     509        volatile uint32_t gpioodo;          /* + 0x1C */
     510
     511        volatile uint32_t gpiosie;          /* + 0x20 */
     512        #define GPIO_SIE_SINT_7_ETH_16_PIN 0x80000000
     513        #define GPIO_SIE_SINT_6_ETH_15_PIN 0x40000000
     514        #define GPIO_SIE_SINT_5_ETH_14_PIN 0x20000000
     515        #define GPIO_SIE_SINT_4_ETH_13_PIN 0x10000000
     516        #define GPIO_SIE_SINT_3_USB1_9_PIN 0x08000000
     517        #define GPIO_SIE_SINT_2_PSC3_8_PIN 0x04000000
     518        #define GPIO_SIE_SINT_1_PSC3_5_PIN 0x02000000
     519        #define GPIO_SIE_SINT_0_PSC3_4_PIN 0x01000000
     520
     521        volatile uint32_t gpiosiod;         /* + 0x24 */
     522
     523        volatile uint32_t gpiosidd;         /* + 0x28 */
     524        #define GPIO_SIDD_SINT_7_ETH_16_PIN 0x80000000
     525        #define GPIO_SIDD_SINT_6_ETH_15_PIN 0x40000000
     526        #define GPIO_SIDD_SINT_5_ETH_14_PIN 0x20000000
     527        #define GPIO_SIDD_SINT_4_ETH_13_PIN 0x10000000
     528        #define GPIO_SIDD_SINT_3_USB1_9_PIN 0x08000000
     529        #define GPIO_SIDD_SINT_2_PSC3_8_PIN 0x04000000
     530        #define GPIO_SIDD_SINT_1_PSC3_5_PIN 0x02000000
     531        #define GPIO_SIDD_SINT_0_PSC3_4_PIN 0x01000000
     532
     533        volatile uint32_t gpiosido;         /* + 0x2C */
     534
     535        volatile uint32_t gpiosiie;         /* + 0x30 */
     536        #define GPIO_SIIE_SINT_7_ETH_16_PIN 0x80000000
     537        #define GPIO_SIIE_SINT_6_ETH_15_PIN 0x40000000
     538        #define GPIO_SIIE_SINT_5_ETH_14_PIN 0x20000000
     539        #define GPIO_SIIE_SINT_4_ETH_13_PIN 0x10000000
     540        #define GPIO_SIIE_SINT_3_USB1_9_PIN 0x08000000
     541        #define GPIO_SIIE_SINT_2_PSC3_8_PIN 0x04000000
     542        #define GPIO_SIIE_SINT_1_PSC3_5_PIN 0x02000000
     543        #define GPIO_SIIE_SINT_0_PSC3_4_PIN 0x01000000
     544
     545        volatile uint32_t gpiosiit;         /* + 0x34 */
     546        #define GPIO_SIIT_SINT_7_ETH_16_PIN_MASK 0xc0000000
     547        #define GPIO_SIIT_SINT_6_ETH_15_PIN_MASK 0x30000000
     548        #define GPIO_SIIT_SINT_5_ETH_14_PIN_MASK 0x0c000000
     549        #define GPIO_SIIT_SINT_4_ETH_13_PIN_MASK 0x03000000
     550        #define GPIO_SIIT_SINT_3_USB1_9_PIN_MASK 0x00c00000
     551        #define GPIO_SIIT_SINT_2_PSC3_8_PIN_MASK 0x00300000
     552        #define GPIO_SIIT_SINT_1_PSC3_5_PIN_MASK 0x000c0000
     553        #define GPIO_SIIT_SINT_0_PSC3_4_PIN_MASK 0x00030000
     554
     555        #define GPIO_SIIT_ON_ANY_TRANSITION      0x00000000
     556        #define GPIO_SIIT_ON_RISING_EDGE         0x00000001
     557        #define GPIO_SIIT_ON_FALLING_EDGE        0x00000002
     558        #define GPIO_SIIT_ON_PULSE               0x00000003
     559
     560        #define GPIO_SIIT_SINT_7_ETH_16_PIN_SHIFT 16
     561        #define GPIO_SIIT_SINT_6_ETH_15_PIN_SHIFT 18
     562        #define GPIO_SIIT_SINT_5_ETH_14_PIN_SHIFT 20
     563        #define GPIO_SIIT_SINT_4_ETH_13_PIN_SHIFT 22
     564        #define GPIO_SIIT_SINT_3_USB1_9_PIN_SHIFT 24
     565        #define GPIO_SIIT_SINT_2_PSC3_8_PIN_SHIFT 26
     566        #define GPIO_SIIT_SINT_1_PSC3_5_PIN_SHIFT 28
     567        #define GPIO_SIIT_SINT_0_PSC3_4_PIN_SHIFT 30
     568
     569        volatile uint32_t gpiosime;         /* + 0x38 */
     570        #define GPIO_SIME_MASTER_ENABLE    0x10000000
     571
     572        volatile uint32_t gpiosist;         /* + 0x3C */
     573        #define GPIO_SIST_SINT_7_ETH_16_PIN_STATUS 0x80000000
     574        #define GPIO_SIST_SINT_6_ETH_15_PIN_STATUS 0x40000000
     575        #define GPIO_SIST_SINT_5_ETH_14_PIN_STATUS 0x20000000
     576        #define GPIO_SIST_SINT_4_ETH_13_PIN_STATUS 0x10000000
     577        #define GPIO_SIST_SINT_3_USB1_9_PIN_STATUS 0x08000000
     578        #define GPIO_SIST_SINT_2_PSC3_8_PIN_STATUS 0x04000000
     579        #define GPIO_SIST_SINT_1_PSC3_5_PIN_STATUS 0x02000000
     580        #define GPIO_SIST_SINT_0_PSC3_4_PIN_STATUS 0x01000000
     581        #define GPIO_SIST_SINT_7_ETH_16_PIN_VALUE  0x08000000
     582        #define GPIO_SIST_SINT_6_ETH_15_PIN_VALUE  0x04000000
     583        #define GPIO_SIST_SINT_5_ETH_14_PIN_VALUE  0x02000000
     584        #define GPIO_SIST_SINT_4_ETH_13_PIN_VALUE  0x01000000
     585        #define GPIO_SIST_SINT_3_USB1_9_PIN_VALUE  0x00800000
     586        #define GPIO_SIST_SINT_2_PSC3_8_PIN_VALUE  0x00400000
     587        #define GPIO_SIST_SINT_1_PSC3_5_PIN_VALUE  0x00200000
     588        #define GPIO_SIST_SINT_0_PSC3_4_PIN_VALUE  0x00100000
     589
     590        #define GPIO_SIST_SINT_CLEAR_ALL           0x00000000
     591
     592        volatile uint8_t  res4[0xC0];
    500593
    501594        /*
Note: See TracChangeset for help on using the changeset viewer.