Changeset ad010285 in rtems


Ignore:
Timestamp:
Aug 1, 2013, 12:30:50 PM (8 years ago)
Author:
Ralf Kirchner <ralf.kirchner@…>
Branches:
4.11, 5, master
Children:
062f9532
Parents:
0b03ca39
git-author:
Ralf Kirchner <ralf.kirchner@…> (08/01/13 12:30:50)
git-committer:
Sebastian Huber <sebastian.huber@…> (03/13/14 15:22:04)
Message:

bsp/altera-cyclone-v: Made hwlib compile clean

Made Alteras hwlib compile clean within the RTEMS build system

Location:
c/src/lib/libbsp/arm/altera-cyclone-v
Files:
3 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libbsp/arm/altera-cyclone-v/Makefile.am

    r0b03ca39 rad010285  
    107107libbsp_a_CPPFLAGS += -I ${srcdir}/hwlib/include
    108108libbsp_a_CPPFLAGS += -std=gnu99
     109CFLAGS += -Wno-missing-prototypes
    109110
    110111# hwlib from Altera
  • c/src/lib/libbsp/arm/altera-cyclone-v/hwlib/include/socal/socal.h

    r0b03ca39 rad010285  
    3434#define __ALTERA_SOCAL_H__
    3535
     36#include <rtems/score/basedefs.h>
     37
    3638#ifdef __cplusplus
    3739extern "C"
     
    345347 *  \param b - Reference size
    346348 */
    347 #define alt_check_struct_size(a, b) alt_form_compile_assert_line((sizeof(a) <= sizeof(b)),__FILE__,__LINE__)
     349#define alt_check_struct_size(a, b) RTEMS_STATIC_ASSERT((sizeof(a) <= sizeof(b)), Invalid_stuct_size)
    348350
    349351
  • c/src/lib/libbsp/arm/altera-cyclone-v/hwlib/src/hwmgr/alt_clock_manager.c

    r0b03ca39 rad010285  
    226226
    227227
    228 ALT_STATUS_CODE alt_clk_plls_settle_wait(void)
     228static ALT_STATUS_CODE alt_clk_plls_settle_wait(void)
    229229{
    230230    int32_t     i = ALT_BYPASS_TIMEOUT_CNT;
     
    735735/****************************************************************************************/
    736736
    737 ALT_CLK_t alt_clk_pll_source_get(ALT_CLK_t pll)
     737static ALT_CLK_t alt_clk_pll_source_get(ALT_CLK_t pll)
    738738{
    739739    ALT_CLK_t       ret = ALT_CLK_UNKNOWN;
     
    49294929    return ret;
    49304930}
    4931 
    4932 
    4933 
    4934 /****************************************************************************************/
    4935 /* alt_clk_id_to_string() converts a clock ID to a text string.                         */
    4936 /****************************************************************************************/
    4937 
    4938 
    4939 ALT_STATUS_CODE alt_clk_id_to_string(ALT_CLK_t clk_id, char *s, size_t num)
    4940 {
    4941     ALT_STATUS_CODE ret = ALT_E_ERROR;
    4942     uint32_t        num2;
    4943     char            *t = NULL;
    4944 
    4945     if (s != NULL)
    4946     {
    4947         s[0] = '\0';
    4948         switch (clk_id)
    4949         {
    4950         case    ALT_CLK_IN_PIN_OSC1:
    4951             t = "ALT_CLK_IN_PIN_OSC1";
    4952             break;
    4953         case    ALT_CLK_IN_PIN_OSC2:
    4954             t = "ALT_CLK_IN_PIN_OSC2";
    4955             break;
    4956 
    4957             /* FPGA Clock Sources External to HPS */
    4958         case    ALT_CLK_F2H_PERIPH_REF:
    4959             t = "ALT_CLK_F2H_PERIPH_REF"; \
    4960             break;
    4961         case    ALT_CLK_F2H_SDRAM_REF:
    4962             t = "ALT_CLK_F2H_SDRAM_REF";
    4963             break;
    4964 
    4965             /* Other Clock Sources External to HPS */
    4966         case    ALT_CLK_IN_PIN_JTAG:
    4967             t = "ALT_CLK_IN_PIN_JTAG";
    4968             break;
    4969         case    ALT_CLK_IN_PIN_ULPI0:
    4970             t = "ALT_CLK_IN_PIN_ULPI0";
    4971             break;
    4972         case    ALT_CLK_IN_PIN_ULPI1:
    4973             t = "ALT_CLK_IN_PIN_ULPI1";
    4974             break;
    4975         case    ALT_CLK_IN_PIN_EMAC0_RX:
    4976             t = "ALT_CLK_IN_PIN_EMAC0_RX";
    4977             break;
    4978         case    ALT_CLK_IN_PIN_EMAC1_RX:
    4979             t = "ALT_CLK_IN_PIN_EMAC1_RX";
    4980             break;
    4981 
    4982             /* PLLs */
    4983         case    ALT_CLK_MAIN_PLL:
    4984             t = "ALT_CLK_MAIN_PLL";
    4985             break;
    4986         case    ALT_CLK_PERIPHERAL_PLL:
    4987             t = "ALT_CLK_PERIPHERAL_PLL";
    4988             break;
    4989         case    ALT_CLK_SDRAM_PLL:
    4990             t = "ALT_CLK_SDRAM_PLL";
    4991             break;
    4992 
    4993             /* OSC1 Clock Group - The OSC1 clock group contains those clocks which are derived
    4994              * directly from the osc_clk_1_HPS pin */
    4995         case    ALT_CLK_OSC1:
    4996             t = "ALT_CLK_OSC1";
    4997             break;
    4998 
    4999             /* Main Clock Group - The following clocks are derived from the Main PLL. */
    5000         case    ALT_CLK_MAIN_PLL_C0:
    5001             t = "ALT_CLK_MAIN_PLL_C0";
    5002             break;
    5003         case    ALT_CLK_MAIN_PLL_C1:
    5004             t = "ALT_CLK_MAIN_PLL_C1";
    5005             break;
    5006         case    ALT_CLK_MAIN_PLL_C2:
    5007             t = "ALT_CLK_MAIN_PLL_C2";
    5008             break;
    5009         case    ALT_CLK_MAIN_PLL_C3:
    5010             t = "ALT_CLK_MAIN_PLL_C3";
    5011             break;
    5012         case    ALT_CLK_MAIN_PLL_C4:
    5013             t = "ALT_CLK_MAIN_PLL_C4";
    5014             break;
    5015         case    ALT_CLK_MAIN_PLL_C5:
    5016             t = "ALT_CLK_MAIN_PLL_C5";
    5017             break;
    5018         case    ALT_CLK_MPU:
    5019             t = "ALT_CLK_MPU";
    5020             break;
    5021         case    ALT_CLK_MPU_L2_RAM:
    5022             t = "ALT_CLK_MPU_L2_RAM";
    5023             break;
    5024         case    ALT_CLK_MPU_PERIPH:
    5025             t = "ALT_CLK_MPU_PERIPH";
    5026             break;
    5027         case    ALT_CLK_L3_MAIN:
    5028             t = "ALT_CLK_L3_MAIN";
    5029             break;
    5030         case    ALT_CLK_L3_MP:
    5031             t = "ALT_CLK_L3_MP";
    5032             break;
    5033          case   ALT_CLK_L3_SP:
    5034             t = "ALT_CLK_L3_SP";
    5035             break;
    5036         case    ALT_CLK_L4_MAIN:
    5037             t = "ALT_CLK_L4_MAIN";
    5038             break;
    5039         case    ALT_CLK_L4_MP:
    5040             t = "ALT_CLK_L4_MP";
    5041             break;
    5042         case    ALT_CLK_L4_SP:
    5043             t = "ALT_CLK_L4_SP";
    5044             break;
    5045         case    ALT_CLK_DBG_BASE:
    5046             t = "ALT_CLK_DBG_BASE";
    5047             break;
    5048         case    ALT_CLK_DBG_AT:
    5049             t = "ALT_CLK_DBG_AT\0";
    5050             break;
    5051         case    ALT_CLK_DBG_TRACE:
    5052             t = "ALT_CLK_DBG_TRACE";
    5053             break;
    5054         case    ALT_CLK_DBG_TIMER:
    5055             t = "ALT_CLK_DBG_TIMER";
    5056             break;
    5057         case    ALT_CLK_DBG:
    5058             t = "ALT_CLK_DBG";
    5059             break;
    5060         case    ALT_CLK_MAIN_QSPI:
    5061             t = "ALT_CLK_MAIN_QSPI";
    5062             break;
    5063         case    ALT_CLK_MAIN_NAND_SDMMC:
    5064             t = "ALT_CLK_MAIN_NAND_SDMMC";
    5065             break;
    5066         case    ALT_CLK_CFG:
    5067             t = "ALT_CLK_CFG";
    5068             break;
    5069         case    ALT_CLK_H2F_USER0:
    5070             t = "ALT_CLK_H2F_USER0";
    5071             break;
    5072 
    5073             /* Peripherals Clock Group - The following clocks are derived from the Peripheral PLL */
    5074         case    ALT_CLK_PERIPHERAL_PLL_C0:
    5075             t = "ALT_CLK_PERIPHERAL_PLL_C0";
    5076             break;
    5077         case    ALT_CLK_PERIPHERAL_PLL_C1:
    5078             t = "ALT_CLK_PERIPHERAL_PLL_C1";
    5079             break;
    5080         case    ALT_CLK_PERIPHERAL_PLL_C2:
    5081             t = "ALT_CLK_PERIPHERAL_PLL_C2";
    5082             break;
    5083         case    ALT_CLK_PERIPHERAL_PLL_C3:
    5084             t = "ALT_CLK_PERIPHERAL_PLL_C3";
    5085             break;
    5086         case    ALT_CLK_PERIPHERAL_PLL_C4:
    5087             t = "ALT_CLK_PERIPHERAL_PLL_C4";
    5088             break;
    5089         case    ALT_CLK_PERIPHERAL_PLL_C5:
    5090             t = "ALT_CLK_PERIPHERAL_PLL_C5";
    5091             break;
    5092         case    ALT_CLK_USB_MP:
    5093             t = "ALT_CLK_USB_MP";
    5094             break;
    5095         case    ALT_CLK_SPI_M:
    5096             t = "ALT_CLK_SPI_M";
    5097             break;
    5098         case    ALT_CLK_QSPI:
    5099             t = "ALT_CLK_QSPI";
    5100             break;
    5101         case    ALT_CLK_NAND_X:
    5102             t = "ALT_CLK_NAND_X";
    5103             break;
    5104         case    ALT_CLK_NAND:
    5105             t = "ALT_CLK_NAND";
    5106             break;
    5107         case    ALT_CLK_SDMMC:
    5108             t = "ALT_CLK_SDMMC";
    5109             break;
    5110         case    ALT_CLK_EMAC0:
    5111             t = "ALT_CLK_EMAC0";
    5112             break;
    5113         case    ALT_CLK_EMAC1:
    5114             t = "ALT_CLK_EMAC1";
    5115             break;
    5116         case    ALT_CLK_CAN0:
    5117             t = "ALT_CLK_CAN0";
    5118             break;
    5119         case    ALT_CLK_CAN1:
    5120             t = "ALT_CLK_CAN1";
    5121             break;
    5122         case    ALT_CLK_GPIO_DB:
    5123             t = "ALT_CLK_GPIO_DB";
    5124             break;
    5125         case    ALT_CLK_H2F_USER1:
    5126             t = "ALT_CLK_H2F_USER1";
    5127             break;
    5128 
    5129             /* SDRAM Clock Group - The following clocks are derived from the SDRAM PLL */
    5130         case    ALT_CLK_SDRAM_PLL_C0:
    5131             t = "ALT_CLK_SDRAM_PLL_C0";
    5132             break;
    5133         case    ALT_CLK_SDRAM_PLL_C1:
    5134             t = "ALT_CLK_SDRAM_PLL_C1";
    5135             break;
    5136         case    ALT_CLK_SDRAM_PLL_C2:
    5137             t = "ALT_CLK_SDRAM_PLL_C2";
    5138             break;
    5139         case    ALT_CLK_SDRAM_PLL_C3:
    5140             t = "ALT_CLK_SDRAM_PLL_C3";
    5141             break;
    5142         case    ALT_CLK_SDRAM_PLL_C4:
    5143             t = "ALT_CLK_SDRAM_PLL_C4";
    5144             break;
    5145         case    ALT_CLK_SDRAM_PLL_C5:
    5146             t = "ALT_CLK_SDRAM_PLL_C5";
    5147             break;
    5148         case    ALT_CLK_DDR_DQS:
    5149             t = "ALT_CLK_DDR_DQS";
    5150             break;
    5151         case    ALT_CLK_DDR_2X_DQS:
    5152             t = "ALT_CLK_DDR_2X_DQS";
    5153             break;
    5154         case    ALT_CLK_DDR_DQ:
    5155             t = "ALT_CLK_DDR_DQ";
    5156             break;
    5157         case    ALT_CLK_H2F_USER2:
    5158             t = "ALT_CLK_H2F_USER2";
    5159             break;
    5160 
    5161             /* Clock Output Pins */
    5162         case    ALT_CLK_OUT_PIN_EMAC0_TX:
    5163             t = "ALT_CLK_OUT_PIN_EMAC0_TX";
    5164             break;
    5165         case    ALT_CLK_OUT_PIN_EMAC1_TX:
    5166             t = "ALT_CLK_OUT_PIN_EMAC1_TX";
    5167             break;
    5168         case    ALT_CLK_OUT_PIN_SDMMC:
    5169             t = "ALT_CLK_OUT_PIN_SDMMC";
    5170             break;
    5171         case    ALT_CLK_OUT_PIN_I2C0_SCL:
    5172             t = "ALT_CLK_OUT_PIN_I2C0_SCL";
    5173             break;
    5174         case    ALT_CLK_OUT_PIN_I2C1_SCL:
    5175             t = "ALT_CLK_OUT_PIN_I2C1_SCL";
    5176             break;
    5177         case    ALT_CLK_OUT_PIN_I2C2_SCL:
    5178             t = "ALT_CLK_OUT_PIN_I2C2_SCL";
    5179             break;
    5180         case    ALT_CLK_OUT_PIN_I2C3_SCL:
    5181             t = "ALT_CLK_OUT_PIN_I2C3_SCL";
    5182             break;
    5183         case    ALT_CLK_OUT_PIN_SPIM0:
    5184             t = "ALT_CLK_OUT_PIN_SPIM0";
    5185             break;
    5186         case    ALT_CLK_OUT_PIN_SPIM1:
    5187             t = "ALT_CLK_OUT_PIN_SPIM1";
    5188             break;
    5189         case    ALT_CLK_OUT_PIN_QSPI:
    5190             t = "ALT_CLK_OUT_PIN_QSPI";
    5191             break;
    5192         case    ALT_CLK_UNKNOWN:
    5193             t = "ALT_CLK_UNKNOWN";
    5194             break;
    5195             // do *not* put a 'default' statement here. Then the compiler will throw
    5196             // an error if another clock id enum is added if the corresponding
    5197             // string is not added to this function.
    5198         }
    5199         if (t != NULL) {
    5200             num2 = strlen(t) + 1;
    5201             if (num2 < num) { num = num2; }
    5202             strncpy(s, t, num);
    5203             if (s[0] != '\0') { ret = ALT_E_SUCCESS; }
    5204         }
    5205     }
    5206     return ret;
    5207 }
    5208 
Note: See TracChangeset for help on using the changeset viewer.