Changeset 9b5f06cd in rtems


Ignore:
Timestamp:
Jun 16, 2010, 5:25:55 PM (9 years ago)
Author:
Joel Sherrill <joel.sherrill@…>
Branches:
4.11, master
Children:
8e843a1
Parents:
6d537a3
Message:

2010-06-16 Joel Sherrill <joel.sherrill@…>

  • cpu_asm.S: Remove trailing tabs.
Location:
cpukit/score/cpu/mips
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • cpukit/score/cpu/mips/ChangeLog

    r6d537a3 r9b5f06cd  
     12010-06-16      Joel Sherrill <joel.sherrill@oarcorp.com>
     2
     3        * cpu_asm.S: Remove trailing tabs.
     4
    152010-04-25      Joel Sherrill <joel.sherrilL@OARcorp.com>
    26
  • cpukit/score/cpu/mips/cpu_asm.S

    r6d537a3 r9b5f06cd  
    7171#endif
    7272
    73 /*             
     73/*
    7474#if ( CPU_HARDWARE_FP == TRUE )
    7575#warning CPU_HARDWARE_FP == TRUE
     
    7878#endif
    7979*/
    80        
    81                
     80
     81
    8282/* enable debugging shadow writes to misc ram, this is a vestigal
    8383* Mongoose-ism debug tool- but may be handy in the future so we
     
    8989
    9090
    91        
     91
    9292/*  Ifdefs prevent the duplication of code for MIPS ISA Level 3 ( R4xxx )
    9393 *  and MIPS ISA Level 1 (R3xxx).
     
    142142#define EXCP_STACK_SIZE (NREGS*R_SZ)
    143143
    144        
     144
    145145#ifdef __GNUC__
    146146#define ASM_EXTERN(x,size) .extern x,size
     
    199199#define FPCS_OFFSET 32
    200200
    201        
     201
    202202ASM_EXTERN(__exceptionStackFrame, SZ_INT)
    203203
    204        
    205                
     204
     205
    206206/*
    207207 *  _CPU_Context_save_fp_context
     
    233233        */
    234234        mfc0    t0,C0_SR
    235         li      t2,SR_CU1       
     235        li      t2,SR_CU1
    236236        move    t1,t0
    237237        or      t0,t2           /* turn on the fpu */
     
    242242#endif
    243243        not     t2
    244         and     t0,t2           /* turn off interrupts */       
     244        and     t0,t2           /* turn off interrupts */
    245245        mtc0    t0,C0_SR
    246        
     246
    247247        lw      a1,(a0)         /* get address of context storage area */
    248248        move    t0,ra
    249249        jal     _CPU_Context_save_fp_from_exception
    250250        NOP
    251        
     251
    252252        /*
    253253        ** Reassert the task's state because we've not saved it yet.
     
    256256        j       t0
    257257        NOP
    258        
     258
    259259        .globl _CPU_Context_save_fp_from_exception
    260260_CPU_Context_save_fp_from_exception:
     
    325325        .set noat
    326326        .set noreorder
    327        
     327
    328328        /*
    329329        ** Make sure the FPU is on before we retrieve state.  This code
     
    332332        */
    333333        mfc0    t0,C0_SR
    334         li      t2,SR_CU1       
     334        li      t2,SR_CU1
    335335        move    t1,t0
    336336        or      t0,t2           /* turn on the fpu */
     
    341341#endif
    342342        not     t2
    343         and     t0,t2           /* turn off interrupts */       
     343        and     t0,t2           /* turn off interrupts */
    344344        mtc0    t0,C0_SR
    345        
     345
    346346        lw      a1,(a0)         /* get address of context storage area */
    347347        move    t0,ra
     
    356356        j       t0
    357357        NOP
    358        
     358
    359359        .globl _CPU_Context_restore_fp_from_exception
    360360_CPU_Context_restore_fp_from_exception:
     
    443443        STREG s7,S7_OFFSET*R_SZ(a0)
    444444
    445        
     445
    446446        /*
    447447        ** this code grabs the userspace EPC if we're dispatching from
     
    454454        ** routine gets it.
    455455        */
    456        
     456
    457457        la      t0,__exceptionStackFrame        /* see if we're coming in from an exception */
    458458        LDREG   t1, (t0)
     
    465465        b       2f
    466466        NOP
    467                
     467
    4684681:      la      t0,_Thread_Dispatch             /* if ==0, we're switched out */
    469469
    4704702:      STREG   t0,C0_EPC_OFFSET*R_SZ(a0)
    471        
     471
    472472
    473473_CPU_Context_switch_restore:
     
    485485
    486486        LDREG t0, C0_SR_OFFSET*R_SZ(a1)
    487        
     487
    488488/*      NOP */
    489489/*#if (__mips == 3) || (__mips == 32) */
     
    551551#endif
    552552        and     t0,t2           /* keep only the per-task bits */
    553                
     553
    554554        mfc0    t1,C0_SR        /* grab the current SR */
    555         not     t2             
     555        not     t2
    556556        and     t1,t2           /* mask off the old task's per-task bits */
    557557        or      t1,t0           /* or in the new task's bits */
    558558        mtc0    t1,C0_SR        /* and load the new SR */
    559559        NOP
    560        
     560
    561561/* _CPU_Context_1: */
    562562        j       ra
     
    564564ENDFRAME(_CPU_Context_switch)
    565565
    566        
     566
    567567/*
    568568 *  _CPU_Context_restore
     
    586586ENDFRAME(_CPU_Context_restore)
    587587
    588        
     588
    589589ASM_EXTERN(_ISR_Nest_level,4)
    590590ASM_EXTERN(_Thread_Dispatch_disable_level,4)
     
    592592ASM_EXTERN(_ISR_Signals_to_thread_executing,1)
    593593ASM_EXTERN(_Thread_Executing,4)
    594        
     594
    595595.extern _Thread_Dispatch
    596596.extern _ISR_Vector_table
    597597
    598598
    599        
     599
    600600
    601601
     
    622622
    623623
    624        
     624
    625625/*  void __ISR_Handler()
    626626 *
     
    682682        STREG t0, R_MDHI*R_SZ(sp)
    683683        STREG fp, R_FP*R_SZ(sp)
    684        
     684
    685685        .set noat
    686686        STREG AT, R_AT*R_SZ(sp)
     
    721721
    722722        STREG    sp, R_SP*R_SZ(sp)
    723        
     723
    724724        STREG    s0,R_S0*R_SZ(sp)     /* save s0 - s7 */
    725725        STREG    s1,R_S1*R_SZ(sp)
     
    737737#endif
    738738        MFCO     t1,C0_BADVADDR
    739        
     739
    740740#if __mips == 1
    741741        STREG    t0,R_TAR*R_SZ(sp)
     
    744744#endif
    745745        STREG    t1,R_BADVADDR*R_SZ(sp)
    746        
     746
    747747#if ( CPU_HARDWARE_FP == TRUE )
    748748        mfc0     t0,C0_SR                 /* FPU is enabled, save state */
     
    7637631:
    764764#endif
    765        
     765
    766766        move     a0,sp
    767767        jal      mips_vector_exceptions
    768768        NOP
    769769
    770        
     770
    771771        /*
    772772        ** Note, if the exception vector returns, rely on it to have
     
    782782        ** may be helpful for doing just that.
    783783        */
    784        
     784
    785785/* *********************************************************************
    786786** this code follows the R3000's exception return logic, but is not
     
    798798        beqz    t4,excnodelay
    799799        NOP
    800        
     800
    801801        * it did, now see if the branch occured or not *
    802802        li      t3,CAUSE_BT
     
    804804        beqz    t4,excnobranch
    805805        NOP
    806        
     806
    807807        * branch was taken, we resume at the branch target *
    808808        LDREG   t0, R_TAR*R_SZ(sp)
     
    813813        ADDU    t0,R_SZ
    814814
    815 excnodelay:     
     815excnodelay:
    816816        ADDU    t0,R_SZ
    817                
    818 excreturn:     
     817
     818excreturn:
    819819        STREG   t0, R_EPC*R_SZ(sp)
    820820        NOP
    821821********************************************************************* */
    822        
     822
    823823
    824824 /* if we're returning into mips_break, move to the next instruction */
    825        
     825
    826826        LDREG   t0,R_EPC*R_SZ(sp)
    827827        la      t1,mips_break
    828828        xor     t2,t0,t1
    829829        bnez    t2,3f
    830        
     830
    831831        addu    t0,R_SZ
    832832        STREG   t0,R_EPC*R_SZ(sp)
    833833        NOP
    834 3:     
    835 
    836        
    837        
    838                
     8343:
     835
     836
     837
     838
    839839#if ( CPU_HARDWARE_FP == TRUE )
    840840        mfc0     t0,C0_SR               /* FPU is enabled, restore state */
     
    886886        /* but if it's not an exception or an interrupt, */
    887887        /* Then where did it come from??? */
    888        
     888
    889889        beq      t0,zero,_ISR_Handler_exit
    890890        NOP
    891891
    892        
     892
    893893  /*
    894894   *  save some or all context on stack
     
    976976        NOP
    977977
    978        
    979        
     978
     979
    980980#ifdef INSTRUMENT_EXECUTING_THREAD
    981981        lw      t0,_Thread_Executing
     
    993993        mfc0    t0, C0_SR
    994994#if __mips == 1
    995        
     995
    996996        li      t1,SR_IEC
    997997        or      t0, t1
    998        
     998
    999999#elif (__mips == 3) || (__mips == 32)
    1000        
     1000
    10011001        /*
    10021002        ** clear XL and set IE so we can get interrupts.
     
    10061006        and     t0,t1
    10071007        or      t0, SR_IE
    1008        
     1008
    10091009#endif
    10101010        mtc0    t0, C0_SR
     
    10141014        la      t0,__exceptionStackFrame
    10151015        STREG   sp,(t0)
    1016                                        
     1016
    10171017        jal     _Thread_Dispatch
    10181018        NOP
     
    10351035
    10361036        /* ints off, current & prev kernel mode on (kernel mode enabled is bit clear..argh!) */
    1037         li      t1,SR_IEC | SR_KUP | SR_KUC     
     1037        li      t1,SR_IEC | SR_KUP | SR_KUC
    10381038        not     t1
    10391039        and     t0, t1
     
    10491049        mtc0 t0,C0_SR
    10501050        NOP
    1051        
     1051 
    10521052        /* apply task's SR with EXL set so the eret will return properly */
    10531053        or      t0, SR_EXL | SR_IE
     
    10601060        MTCO    t0, C0_EPC
    10611061        NOP
    1062         
     1062 
    10631063#endif
    10641064
     
    10741074#endif
    10751075
    1076        
     1076
    10771077  /*
    10781078   *  prepare to get out of interrupt
     
    10921092*/
    10931093        /* restore context from stack */
    1094        
     1094
    10951095#ifdef INSTRUMENT_EXECUTING_THREAD
    10961096        lw      t0,_Thread_Executing
     
    11221122        LDREG v1, R_V1*R_SZ(sp)
    11231123        LDREG v0, R_V0*R_SZ(sp)
    1124        
     1124
    11251125#if __mips == 1
    11261126        LDREG     k1, R_EPC*R_SZ(sp)
    11271127#endif
    1128                
     1128
    11291129        .set noat
    11301130        LDREG     AT, R_AT*R_SZ(sp)
     
    11451145
    11461146
    1147 
    1148        
    11491147FRAME(mips_break,sp,0,ra)
    11501148        .set noreorder
Note: See TracChangeset for help on using the changeset viewer.