Ignore:
Timestamp:
Jun 14, 2000, 7:56:07 PM (21 years ago)
Author:
Joel Sherrill <joel.sherrill@…>
Branches:
4.10, 4.11, 4.8, 4.9, 5, master
Children:
05352c24
Parents:
f585287
Message:

Conditionally do not assemble 403 code.

File:
1 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libbsp/powerpc/psim/vectors/align_h.S

    rf585287 r8dacd03  
    122122        stw     r9,Open_cr(r1)
    123123        stw     r10,Open_ctr(r1)
     124#if defined(ppc403)
    124125        mfspr   r7, srr2                /* SRR 2 */
    125126        mfspr   r8, srr3                /* SRR 3 */
     127#endif
    126128        mfspr   r9, srr0                /* SRR 0 */
    127129        mfspr   r10, srr1               /* SRR 1 */
     130#if defined(ppc403)
    128131        stw     r7,Open_srr2(r1)
    129132        stw     r8,Open_srr3(r1)
     133#endif
    130134        stw     r9,Open_srr0(r1)
    131135        stw     r10,Open_srr1(r1)
    132136
    133137/*      Set up common registers */
     138#if defined(ppc403)
    134139        mfspr   r5, dear                /* DEAR: R5 is data exception address */
     140#endif
    135141        lwz     r9,Open_srr0(r1)        /* get faulting instruction */
    136142        addi    r7,r9,4                 /* bump instruction */
     
    426432        mtctr   r26
    427433        mtcrf   0xFF, r27
     434#if defined(ppc403)
    428435        mtspr   srr2, r28               /* SRR 2 */
    429436        mtspr   srr3, r29               /* SRR 3 */
     437#endif
    430438        mtspr   srr0, r30               /* SRR 0 */
    431439        mtspr   srr1, r31               /* SRR 1 */
Note: See TracChangeset for help on using the changeset viewer.