Changeset 5a064dca in rtems


Ignore:
Timestamp:
May 18, 1999, 5:41:16 PM (22 years ago)
Author:
Joel Sherrill <joel.sherrill@…>
Branches:
4.10, 4.11, 4.8, 4.9, 5, master
Children:
8bbaf3b
Parents:
fbec4a1
Message:

Patch from Daniel Kelley <dank@…>:

I found a small buglet in the mips64orion _CPU_ISR_Set_level; the
original was wiping out the level argument, and then comparing the
current interrupt level with some random value of v0. See patch below.

Files:
4 edited

Legend:

Unmodified
Added
Removed
  • c/src/exec/score/cpu/mips/cpu_asm.S

    rfbec4a1 r5a064dca  
    154154FRAME(_CPU_ISR_Set_level,sp,0,ra)
    155155        nop
    156         mfc0 a0,C0_SR
    157         nop
    158         andi a0,SR_EXL
    159         beqz a0,_CPU_ISR_Set_1          /* normalize a0 */
    160         nop
    161         li a0,1         
     156        mfc0 v0,C0_SR
     157        nop
     158        andi v0,SR_EXL
     159        beqz v0,_CPU_ISR_Set_1          /* normalize v0 */
     160        nop
     161        li v0,1         
    162162_CPU_ISR_Set_1:
    163163        beq v0,a0,_CPU_ISR_Set_exit     /* if (current_level != new_level ) */
  • c/src/exec/score/cpu/mips64orion/cpu_asm.S

    rfbec4a1 r5a064dca  
    154154FRAME(_CPU_ISR_Set_level,sp,0,ra)
    155155        nop
    156         mfc0 a0,C0_SR
    157         nop
    158         andi a0,SR_EXL
    159         beqz a0,_CPU_ISR_Set_1          /* normalize a0 */
    160         nop
    161         li a0,1         
     156        mfc0 v0,C0_SR
     157        nop
     158        andi v0,SR_EXL
     159        beqz v0,_CPU_ISR_Set_1          /* normalize v0 */
     160        nop
     161        li v0,1         
    162162_CPU_ISR_Set_1:
    163163        beq v0,a0,_CPU_ISR_Set_exit     /* if (current_level != new_level ) */
  • cpukit/score/cpu/mips/cpu_asm.S

    rfbec4a1 r5a064dca  
    154154FRAME(_CPU_ISR_Set_level,sp,0,ra)
    155155        nop
    156         mfc0 a0,C0_SR
    157         nop
    158         andi a0,SR_EXL
    159         beqz a0,_CPU_ISR_Set_1          /* normalize a0 */
    160         nop
    161         li a0,1         
     156        mfc0 v0,C0_SR
     157        nop
     158        andi v0,SR_EXL
     159        beqz v0,_CPU_ISR_Set_1          /* normalize v0 */
     160        nop
     161        li v0,1         
    162162_CPU_ISR_Set_1:
    163163        beq v0,a0,_CPU_ISR_Set_exit     /* if (current_level != new_level ) */
  • cpukit/score/cpu/mips64orion/cpu_asm.S

    rfbec4a1 r5a064dca  
    154154FRAME(_CPU_ISR_Set_level,sp,0,ra)
    155155        nop
    156         mfc0 a0,C0_SR
    157         nop
    158         andi a0,SR_EXL
    159         beqz a0,_CPU_ISR_Set_1          /* normalize a0 */
    160         nop
    161         li a0,1         
     156        mfc0 v0,C0_SR
     157        nop
     158        andi v0,SR_EXL
     159        beqz v0,_CPU_ISR_Set_1          /* normalize v0 */
     160        nop
     161        li v0,1         
    162162_CPU_ISR_Set_1:
    163163        beq v0,a0,_CPU_ISR_Set_exit     /* if (current_level != new_level ) */
Note: See TracChangeset for help on using the changeset viewer.