Changeset 1be1e913 in rtems


Ignore:
Timestamp:
Mar 31, 2004, 5:17:45 AM (16 years ago)
Author:
Ralf Corsepius <ralf.corsepius@…>
Branches:
4.10, 4.11, 4.8, 4.9, master
Children:
bd97803
Parents:
cdf41b07
Message:

2004-03-31 Ralf Corsepius <ralf_corsepius@…>

  • clock/ckinit.c, console/console.c, console/debugputs.c, erc32sonic/erc32sonic.c, include/bsp.h, include/erc32.h, startup/setvec.c, startup/spurious.c, timer/timer.c: Convert to using c99 fixed size types.
Location:
c/src/lib/libbsp/sparc/erc32
Files:
10 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libbsp/sparc/erc32/ChangeLog

    rcdf41b07 r1be1e913  
     12004-03-31      Ralf Corsepius <ralf_corsepius@rtems.org>
     2
     3        * clock/ckinit.c, console/console.c, console/debugputs.c,
     4        erc32sonic/erc32sonic.c, include/bsp.h, include/erc32.h,
     5        startup/setvec.c, startup/spurious.c, timer/timer.c: Convert to
     6        using c99 fixed size types.
     7
    182004-02-19      Ralf Corsepius <corsepiu@faw.uni-ulm.de>
    29
  • c/src/lib/libbsp/sparc/erc32/clock/ckinit.c

    rcdf41b07 r1be1e913  
    4040 */
    4141
    42 volatile rtems_unsigned32 Clock_driver_ticks;
     42volatile uint32_t        Clock_driver_ticks;
    4343
    4444/*
     
    4949 */
    5050
    51 extern rtems_unsigned32 CPU_SPARC_CLICKS_PER_TICK;
     51extern uint32_t        CPU_SPARC_CLICKS_PER_TICK;
    5252
    5353rtems_isr_entry  Old_ticker;
     
    230230)
    231231{
    232     rtems_unsigned32 isrlevel;
     232    uint32_t        isrlevel;
    233233    rtems_libio_ioctl_args_t *args = pargp;
    234234 
  • c/src/lib/libbsp/sparc/erc32/console/console.c

    rcdf41b07 r1be1e913  
    109109    if ( !Ring_buffer_Is_empty( &TX_Buffer[ 0 ] ) ) {
    110110      Ring_buffer_Remove_character( &TX_Buffer[ 0 ], ch );
    111       ERC32_MEC.UART_Channel_A = (unsigned32) ch;
     111      ERC32_MEC.UART_Channel_A = (uint32_t) ch;
    112112    } else
    113113     Is_TX_active[ 0 ] = FALSE;
     
    150150    if ( !Ring_buffer_Is_empty( &TX_Buffer[ 1 ] ) ) {
    151151      Ring_buffer_Remove_character( &TX_Buffer[ 1 ], ch );
    152       ERC32_MEC.UART_Channel_B = (unsigned32) ch;
     152      ERC32_MEC.UART_Channel_B = (uint32_t) ch;
    153153    } else
    154154     Is_TX_active[ 1 ] = FALSE;
     
    173173void console_exit()
    174174{
    175   rtems_unsigned32 port;
    176   rtems_unsigned32 ch;
     175  uint32_t        port;
     176  uint32_t        ch;
    177177
    178178  /*
     
    221221
    222222#ifdef RDB_BREAK_IN
    223   extern unsigned32 trap_table[];
     223  extern uint32_t  trap_table[];
    224224#endif
    225225
  • c/src/lib/libbsp/sparc/erc32/console/debugputs.c

    rcdf41b07 r1be1e913  
    102102{
    103103  char *s;
    104   unsigned32 old_level;
     104  uint32_t  old_level;
    105105
    106106  ERC32_Disable_interrupt( ERC32_INTERRUPT_UART_A_RX_TX, old_level );
  • c/src/lib/libbsp/sparc/erc32/erc32sonic/erc32sonic.c

    rcdf41b07 r1be1e913  
    1818void erc32_sonic_write_register(
    1919  void       *base,
    20   unsigned32  regno,
    21   unsigned32  value
     20  uint32_t    regno,
     21  uint32_t    value
    2222)
    2323{
    24   volatile unsigned32 *p = base;
     24  volatile uint32_t  *p = base;
    2525
    2626#if (SONIC_DEBUG & SONIC_DEBUG_PRINT_REGISTERS)
     
    3232}
    3333
    34 unsigned32 erc32_sonic_read_register(
     34uint32_t  erc32_sonic_read_register(
    3535  void       *base,
    36   unsigned32  regno
     36  uint32_t    regno
    3737)
    3838{
    39   volatile unsigned32 *p = base;
    40   unsigned32           value;
     39  volatile uint32_t  *p = base;
     40  uint32_t             value;
    4141
    4242  value = p[regno];
  • c/src/lib/libbsp/sparc/erc32/include/bsp.h

    rcdf41b07 r1be1e913  
    132132 */
    133133
    134 extern void Clock_delay(rtems_unsigned32 microseconds);
     134extern void Clock_delay(uint32_t        microseconds);
    135135
    136136#define delay( microseconds ) Clock_delay(microseconds)
  • c/src/lib/libbsp/sparc/erc32/include/erc32.h

    rcdf41b07 r1be1e913  
    9999
    100100typedef struct {
    101   volatile unsigned32  Control;                              /* offset 0x00 */
    102   volatile unsigned32  Software_Reset;                       /* offset 0x04 */
    103   volatile unsigned32  Power_Down;                           /* offset 0x08 */
    104   volatile unsigned32  Unimplemented_0;                      /* offset 0x0c */
    105   volatile unsigned32  Memory_Configuration;                 /* offset 0x10 */
    106   volatile unsigned32  IO_Configuration;                     /* offset 0x14 */
    107   volatile unsigned32  Wait_State_Configuration;             /* offset 0x18 */
    108   volatile unsigned32  Unimplemented_1;                      /* offset 0x1c */
    109   volatile unsigned32  Memory_Access_0;                      /* offset 0x20 */
    110   volatile unsigned32  Memory_Access_1;                      /* offset 0x24 */
    111   volatile unsigned32  Unimplemented_2[ 7 ];                 /* offset 0x28 */
    112   volatile unsigned32  Interrupt_Shape;                      /* offset 0x44 */
    113   volatile unsigned32  Interrupt_Pending;                    /* offset 0x48 */
    114   volatile unsigned32  Interrupt_Mask;                       /* offset 0x4c */
    115   volatile unsigned32  Interrupt_Clear;                      /* offset 0x50 */
    116   volatile unsigned32  Interrupt_Force;                      /* offset 0x54 */
    117   volatile unsigned32  Unimplemented_3[ 2 ];                 /* offset 0x58 */
     101  volatile uint32_t    Control;                              /* offset 0x00 */
     102  volatile uint32_t    Software_Reset;                       /* offset 0x04 */
     103  volatile uint32_t    Power_Down;                           /* offset 0x08 */
     104  volatile uint32_t    Unimplemented_0;                      /* offset 0x0c */
     105  volatile uint32_t    Memory_Configuration;                 /* offset 0x10 */
     106  volatile uint32_t    IO_Configuration;                     /* offset 0x14 */
     107  volatile uint32_t    Wait_State_Configuration;             /* offset 0x18 */
     108  volatile uint32_t    Unimplemented_1;                      /* offset 0x1c */
     109  volatile uint32_t    Memory_Access_0;                      /* offset 0x20 */
     110  volatile uint32_t    Memory_Access_1;                      /* offset 0x24 */
     111  volatile uint32_t    Unimplemented_2[ 7 ];                 /* offset 0x28 */
     112  volatile uint32_t    Interrupt_Shape;                      /* offset 0x44 */
     113  volatile uint32_t    Interrupt_Pending;                    /* offset 0x48 */
     114  volatile uint32_t    Interrupt_Mask;                       /* offset 0x4c */
     115  volatile uint32_t    Interrupt_Clear;                      /* offset 0x50 */
     116  volatile uint32_t    Interrupt_Force;                      /* offset 0x54 */
     117  volatile uint32_t    Unimplemented_3[ 2 ];                 /* offset 0x58 */
    118118                                                             /* offset 0x60 */
    119   volatile unsigned32  Watchdog_Program_and_Timeout_Acknowledge;
    120   volatile unsigned32  Watchdog_Trap_Door_Set;               /* offset 0x64 */
    121   volatile unsigned32  Unimplemented_4[ 6 ];                 /* offset 0x68 */
    122   volatile unsigned32  Real_Time_Clock_Counter;              /* offset 0x80 */
    123   volatile unsigned32  Real_Time_Clock_Scalar;               /* offset 0x84 */
    124   volatile unsigned32  General_Purpose_Timer_Counter;        /* offset 0x88 */
    125   volatile unsigned32  General_Purpose_Timer_Scalar;         /* offset 0x8c */
    126   volatile unsigned32  Unimplemented_5[ 2 ];                 /* offset 0x90 */
    127   volatile unsigned32  Timer_Control;                        /* offset 0x98 */
    128   volatile unsigned32  Unimplemented_6;                      /* offset 0x9c */
    129   volatile unsigned32  System_Fault_Status;                  /* offset 0xa0 */
    130   volatile unsigned32  First_Failing_Address;                /* offset 0xa4 */
    131   volatile unsigned32  First_Failing_Data;                   /* offset 0xa8 */
    132   volatile unsigned32  First_Failing_Syndrome_and_Check_Bits;/* offset 0xac */
    133   volatile unsigned32  Error_and_Reset_Status;               /* offset 0xb0 */
    134   volatile unsigned32  Error_Mask;                           /* offset 0xb4 */
    135   volatile unsigned32  Unimplemented_7[ 2 ];                 /* offset 0xb8 */
    136   volatile unsigned32  Debug_Control;                        /* offset 0xc0 */
    137   volatile unsigned32  Breakpoint;                           /* offset 0xc4 */
    138   volatile unsigned32  Watchpoint;                           /* offset 0xc8 */
    139   volatile unsigned32  Unimplemented_8;                      /* offset 0xcc */
    140   volatile unsigned32  Test_Control;                         /* offset 0xd0 */
    141   volatile unsigned32  Test_Data;                            /* offset 0xd4 */
    142   volatile unsigned32  Unimplemented_9[ 2 ];                 /* offset 0xd8 */
    143   volatile unsigned32  UART_Channel_A;                       /* offset 0xe0 */
    144   volatile unsigned32  UART_Channel_B;                       /* offset 0xe4 */
    145   volatile unsigned32  UART_Status;                          /* offset 0xe8 */
     119  volatile uint32_t    Watchdog_Program_and_Timeout_Acknowledge;
     120  volatile uint32_t    Watchdog_Trap_Door_Set;               /* offset 0x64 */
     121  volatile uint32_t    Unimplemented_4[ 6 ];                 /* offset 0x68 */
     122  volatile uint32_t    Real_Time_Clock_Counter;              /* offset 0x80 */
     123  volatile uint32_t    Real_Time_Clock_Scalar;               /* offset 0x84 */
     124  volatile uint32_t    General_Purpose_Timer_Counter;        /* offset 0x88 */
     125  volatile uint32_t    General_Purpose_Timer_Scalar;         /* offset 0x8c */
     126  volatile uint32_t    Unimplemented_5[ 2 ];                 /* offset 0x90 */
     127  volatile uint32_t    Timer_Control;                        /* offset 0x98 */
     128  volatile uint32_t    Unimplemented_6;                      /* offset 0x9c */
     129  volatile uint32_t    System_Fault_Status;                  /* offset 0xa0 */
     130  volatile uint32_t    First_Failing_Address;                /* offset 0xa4 */
     131  volatile uint32_t    First_Failing_Data;                   /* offset 0xa8 */
     132  volatile uint32_t    First_Failing_Syndrome_and_Check_Bits;/* offset 0xac */
     133  volatile uint32_t    Error_and_Reset_Status;               /* offset 0xb0 */
     134  volatile uint32_t    Error_Mask;                           /* offset 0xb4 */
     135  volatile uint32_t    Unimplemented_7[ 2 ];                 /* offset 0xb8 */
     136  volatile uint32_t    Debug_Control;                        /* offset 0xc0 */
     137  volatile uint32_t    Breakpoint;                           /* offset 0xc4 */
     138  volatile uint32_t    Watchpoint;                           /* offset 0xc8 */
     139  volatile uint32_t    Unimplemented_8;                      /* offset 0xcc */
     140  volatile uint32_t    Test_Control;                         /* offset 0xd0 */
     141  volatile uint32_t    Test_Data;                            /* offset 0xd4 */
     142  volatile uint32_t    Unimplemented_9[ 2 ];                 /* offset 0xd8 */
     143  volatile uint32_t    UART_Channel_A;                       /* offset 0xe0 */
     144  volatile uint32_t    UART_Channel_B;                       /* offset 0xe4 */
     145  volatile uint32_t    UART_Status;                          /* offset 0xe8 */
    146146} ERC32_Register_Map;
    147147
     
    343343#define ERC32_Force_interrupt( _source ) \
    344344  do { \
    345     unsigned32 _level; \
     345    uint32_t  _level; \
    346346    \
    347347    _level = sparc_disable_interrupts(); \
     
    359359#define ERC32_Mask_interrupt( _source ) \
    360360  do { \
    361     unsigned32 _level; \
     361    uint32_t  _level; \
    362362    \
    363363    _level = sparc_disable_interrupts(); \
     
    368368#define ERC32_Unmask_interrupt( _source ) \
    369369  do { \
    370     unsigned32 _level; \
     370    uint32_t  _level; \
    371371    \
    372372    _level = sparc_disable_interrupts(); \
     
    377377#define ERC32_Disable_interrupt( _source, _previous ) \
    378378  do { \
    379     unsigned32 _level; \
    380     unsigned32 _mask = 1 << (_source); \
     379    uint32_t  _level; \
     380    uint32_t  _mask = 1 << (_source); \
    381381    \
    382382    _level = sparc_disable_interrupts(); \
     
    389389#define ERC32_Restore_interrupt( _source, _previous ) \
    390390  do { \
    391     unsigned32 _level; \
    392     unsigned32 _mask = 1 << (_source); \
     391    uint32_t  _level; \
     392    uint32_t  _mask = 1 << (_source); \
    393393    \
    394394    _level = sparc_disable_interrupts(); \
     
    449449#define ERC32_MEC_TIMER_COUNTER_CURRENT_MODE_MASK  0x00000005
    450450
    451 extern unsigned32 _ERC32_MEC_Timer_Control_Mirror;
     451extern uint32_t  _ERC32_MEC_Timer_Control_Mirror;
    452452
    453453/*
     
    459459#define ERC32_MEC_Set_General_Purpose_Timer_Control( _value ) \
    460460  do { \
    461     unsigned32 _level; \
    462     unsigned32 _control; \
    463     unsigned32 __value; \
     461    uint32_t  _level; \
     462    uint32_t  _control; \
     463    uint32_t  __value; \
    464464    \
    465465    __value = ((_value) & 0x0f); \
     
    488488#define ERC32_MEC_Set_Real_Time_Clock_Timer_Control( _value ) \
    489489  do { \
    490     unsigned32 _level; \
    491     unsigned32 _control; \
    492     unsigned32 __value; \
     490    uint32_t  _level; \
     491    uint32_t  _control; \
     492    uint32_t  __value; \
    493493    \
    494494    __value = ((_value) & 0x0f) << 8; \
  • c/src/lib/libbsp/sparc/erc32/startup/setvec.c

    rcdf41b07 r1be1e913  
    4040{
    4141  rtems_isr_entry previous_isr;
    42   unsigned32      real_trap;
    43   unsigned32      source;
     42  uint32_t        real_trap;
     43  uint32_t        source;
    4444
    4545  if ( type )
  • c/src/lib/libbsp/sparc/erc32/startup/spurious.c

    rcdf41b07 r1be1e913  
    2424/* Simple integer-to-string conversion */
    2525
    26 void itos(unsigned32 u, char *s)
     26void itos(uint32_t  u, char *s)
    2727{
    2828  int i;
     
    4545{
    4646  char line[ 80 ];
    47   rtems_unsigned32 real_trap;
     47  uint32_t        real_trap;
    4848
    4949  real_trap = SPARC_REAL_TRAP_NUMBER(trap);
     
    162162void bsp_spurious_initialize()
    163163{
    164   rtems_unsigned32 trap;
    165   unsigned32 level = 15;
    166   unsigned32 mask;
     164  uint32_t        trap;
     165  uint32_t  level = 15;
     166  uint32_t  mask;
    167167
    168168  sparc_disable_interrupts(level);
  • c/src/lib/libbsp/sparc/erc32/timer/timer.c

    rcdf41b07 r1be1e913  
    6161int Read_timer()
    6262{
    63   rtems_unsigned32  total;
     63  uint32_t          total;
    6464
    6565  total = ERC32_MEC.General_Purpose_Timer_Counter;
Note: See TracChangeset for help on using the changeset viewer.