Changeset 0c97890 in rtems-docs for cpu_supplement/sparc.rst


Ignore:
Timestamp:
Oct 28, 2016, 6:07:04 PM (4 years ago)
Author:
Joel Sherrill <joel@…>
Branches:
4.11, 5, am, master
Children:
6941506
Parents:
23a5ce4
git-author:
Joel Sherrill <joel@…> (10/28/16 18:07:04)
git-committer:
Joel Sherrill <joel@…> (10/28/16 18:10:22)
Message:

powerpc, sparc, sparc64: Correct tables

File:
1 edited

Legend:

Unmodified
Added
Removed
  • cpu_supplement/sparc.rst

    r23a5ce4 r0c97890  
    237237registers and the register sets:
    238238
    239 +-----------------+----------------+------------------+
    240 | Register Number | Register Names |   Description    |
    241 +-----------------+----------------+------------------+
    242 |     0 - 7       |    g0 - g7     | Global Registers |
    243 +-----------------+----------------+------------------+
    244 |     8 - 15      |    o0 - o7     | Output Registers |
    245 +-----------------+----------------+------------------+
    246 |    16 - 23      |    l0 - l7     | Local Registers  |
    247 +-----------------+----------------+------------------+
    248 |    24 - 31      |    i0 - i7     | Input Registers  |
    249 +-----------------+----------------+------------------+
     239================ ================ ===================
     240Register Number  Register Names   Description
     241================ ================ ===================
     2420 - 7            g0 - g7          Global Registers
     2438 - 15           o0 - o7          Output Registers
     24416 - 23          l0 - l7          Local Registers
     24524 - 31          i0 - i7          Input Registers
     246================ ================ ===================
    250247
    251248As mentioned above, some of the registers serve defined roles in the
     
    253250registers:
    254251
    255 +---------------+----------------+----------------------+
    256 | Register Name | Alternate Name |      Description     |
    257 +---------------+----------------+----------------------+
    258 |     g0        |      na        |    reads return 0    |
    259 |               |                |  writes are ignored  |
    260 +---------------+----------------+----------------------+
    261 |     o6        |      sp        |     stack pointer    |
    262 +---------------+----------------+----------------------+
    263 |     i6        |      fp        |     frame pointer    |
    264 +---------------+----------------+----------------------+
    265 |     i7        |      na        |    return address    |
    266 +---------------+----------------+----------------------+
     252============== ================ ==================================
     253Register Name  Alternate Name   Description
     254============== ================ ==================================
     255g0             na               reads return 0, writes are ignored
     256o6             sp               stack pointer
     257i6             fp               frame pointer
     258i7             na               return address
     259============== ================ ==================================
    267260
    268261The registers g2 through g4 are reserved for applications.  GCC uses them as
     
    484477table lists the alignment requirements for a variety of data accesses:
    485478
    486     +--------------+-----------------------+
    487     |   Data Type  | Alignment Requirement |
    488     +--------------+-----------------------+
    489     |     byte     |          1            |
    490     |   half-word  |          2            |
    491     |     word     |          4            |
    492     |  doubleword  |          8            |
    493     +--------------+-----------------------+
     479==============  ======================
     480Data Type       Alignment Requirement
     481==============  ======================
     482byte            1
     483half-word       2
     484word            4
     485doubleword      8
     486==============  ======================
    494487
    495488Doubleword load and store operations must use a pair of registers as their
Note: See TracChangeset for help on using the changeset viewer.