Changeset 0c97890 in rtems-docs


Ignore:
Timestamp:
Oct 28, 2016, 6:07:04 PM (3 years ago)
Author:
Joel Sherrill <joel@…>
Branches:
4.11, master
Children:
6941506
Parents:
23a5ce4
git-author:
Joel Sherrill <joel@…> (10/28/16 18:07:04)
git-committer:
Joel Sherrill <joel@…> (10/28/16 18:10:22)
Message:

powerpc, sparc, sparc64: Correct tables

Location:
cpu_supplement
Files:
3 edited

Legend:

Unmodified
Added
Removed
  • cpu_supplement/powerpc.rst

    r23a5ce4 r0c97890  
    374374accesses:
    375375
    376 +--------------+-----------------------+
    377 |   Data Type  | Alignment Requirement |
    378 +--------------+-----------------------+
    379 |     byte     |          1            |
    380 |   half-word  |          2            |
    381 |     word     |          4            |
    382 |  doubleword  |          8            |
    383 +--------------+-----------------------+
     376==============  ======================
     377Data Type       Alignment Requirement
     378==============  ======================
     379byte            1
     380half-word       2
     381word            4
     382doubleword      8
     383==============  ======================
    384384
    385385Doubleword load and store operations are only available in PowerPC CPU models
  • cpu_supplement/sparc.rst

    r23a5ce4 r0c97890  
    237237registers and the register sets:
    238238
    239 +-----------------+----------------+------------------+
    240 | Register Number | Register Names |   Description    |
    241 +-----------------+----------------+------------------+
    242 |     0 - 7       |    g0 - g7     | Global Registers |
    243 +-----------------+----------------+------------------+
    244 |     8 - 15      |    o0 - o7     | Output Registers |
    245 +-----------------+----------------+------------------+
    246 |    16 - 23      |    l0 - l7     | Local Registers  |
    247 +-----------------+----------------+------------------+
    248 |    24 - 31      |    i0 - i7     | Input Registers  |
    249 +-----------------+----------------+------------------+
     239================ ================ ===================
     240Register Number  Register Names   Description
     241================ ================ ===================
     2420 - 7            g0 - g7          Global Registers
     2438 - 15           o0 - o7          Output Registers
     24416 - 23          l0 - l7          Local Registers
     24524 - 31          i0 - i7          Input Registers
     246================ ================ ===================
    250247
    251248As mentioned above, some of the registers serve defined roles in the
     
    253250registers:
    254251
    255 +---------------+----------------+----------------------+
    256 | Register Name | Alternate Name |      Description     |
    257 +---------------+----------------+----------------------+
    258 |     g0        |      na        |    reads return 0    |
    259 |               |                |  writes are ignored  |
    260 +---------------+----------------+----------------------+
    261 |     o6        |      sp        |     stack pointer    |
    262 +---------------+----------------+----------------------+
    263 |     i6        |      fp        |     frame pointer    |
    264 +---------------+----------------+----------------------+
    265 |     i7        |      na        |    return address    |
    266 +---------------+----------------+----------------------+
     252============== ================ ==================================
     253Register Name  Alternate Name   Description
     254============== ================ ==================================
     255g0             na               reads return 0, writes are ignored
     256o6             sp               stack pointer
     257i6             fp               frame pointer
     258i7             na               return address
     259============== ================ ==================================
    267260
    268261The registers g2 through g4 are reserved for applications.  GCC uses them as
     
    484477table lists the alignment requirements for a variety of data accesses:
    485478
    486     +--------------+-----------------------+
    487     |   Data Type  | Alignment Requirement |
    488     +--------------+-----------------------+
    489     |     byte     |          1            |
    490     |   half-word  |          2            |
    491     |     word     |          4            |
    492     |  doubleword  |          8            |
    493     +--------------+-----------------------+
     479==============  ======================
     480Data Type       Alignment Requirement
     481==============  ======================
     482byte            1
     483half-word       2
     484word            4
     485doubleword      8
     486==============  ======================
    494487
    495488Doubleword load and store operations must use a pair of registers as their
  • cpu_supplement/sparc64.rst

    r23a5ce4 r0c97890  
    144144registers and the register sets:
    145145
    146     +-----------------+----------------+------------------+
    147     | Register Number | Register Names |   Description    |
    148     +-----------------+----------------+------------------+
    149     |     0 - 7       |    g0 - g7     | Global Registers |
    150     +-----------------+----------------+------------------+
    151     |     8 - 15      |    o0 - o7     | Output Registers |
    152     +-----------------+----------------+------------------+
    153     |    16 - 23      |    l0 - l7     | Local Registers  |
    154     +-----------------+----------------+------------------+
    155     |    24 - 31      |    i0 - i7     | Input Registers  |
    156     +-----------------+----------------+------------------+
     146================ ================ ===================
     147Register Number  Register Names   Description
     148================ ================ ===================
     1490 - 7            g0 - g7          Global Registers
     1508 - 15           o0 - o7          Output Registers
     15116 - 23          l0 - l7          Local Registers
     15224 - 31          i0 - i7          Input Registers
     153================ ================ ===================
    157154
    158155As mentioned above, some of the registers serve defined roles in the
     
    160157registers:
    161158
    162     +---------------+----------------+----------------------+
    163     | Register Name | Alternate Name |      Description     |
    164     +---------------+----------------+----------------------+
    165     |     g0        |      na        |    reads return 0    |
    166     |               |                |  writes are ignored  |
    167     +---------------+----------------+----------------------+
    168     |     o6        |      sp        |     stack pointer    |
    169     +---------------+----------------+----------------------+
    170     |     i6        |      fp        |     frame pointer    |
    171     +---------------+----------------+----------------------+
    172     |     i7        |      na        |    return address    |
    173     +---------------+----------------+----------------------+
     159============== ================ ==================================
     160Register Name  Alternate Name   Description
     161============== ================ ==================================
     162g0             na               reads return 0, writes are ignored
     163o6             sp               stack pointer
     164i6             fp               frame pointer
     165i7             na               return address
     166============== ================ ==================================
    174167
    175168Floating Point Registers
     
    385378the alignment requirements for a variety of data accesses:
    386379
    387 .. table::
    388 
    389     +--------------+-----------------------+
    390     |   Data Type  | Alignment Requirement |
    391     +--------------+-----------------------+
    392     |     byte     |          1            |
    393     |   half-word  |          2            |
    394     |     word     |          4            |
    395     |  doubleword  |          8            |
    396     |   quadword   |          16           |
    397     +--------------+-----------------------+
     380==============  ======================
     381Data Type       Alignment Requirement
     382==============  ======================
     383byte            1
     384half-word       2
     385word            4
     386doubleword      8
     387quadword        16
     388==============  ======================
    398389
    399390RTEMS currently does not support any SPARC Memory Management Units, therefore,
Note: See TracChangeset for help on using the changeset viewer.