Changeset 0c09ccf3 in rtems


Ignore:
Timestamp:
Dec 24, 2013, 10:14:15 AM (5 years ago)
Author:
Daniel Ramirez <javamonn@…>
Branches:
4.11, master
Children:
7b5f6643
Parents:
6a26e9b
git-author:
Daniel Ramirez <javamonn@…> (12/24/13 10:14:15)
git-committer:
Gedare Bloom <gedare@…> (12/24/13 14:50:09)
Message:

bfin_TLL6527: added new doxygen

Location:
c/src/lib/libbsp/bfin
Files:
1 added
3 edited

Legend:

Unmodified
Added
Removed
  • c/src/lib/libbsp/bfin/TLL6527M/include/bsp.h

    r6a26e9b r0c09ccf3  
     1/**
     2 * @file
     3 * @ingroup bfin_tll6527m
     4 * @brief Global BSP definitions.
     5 */
     6
    17/**
    28 *@file bsp.h
     
    3036#include <bf52x.h>
    3137
     38/**
     39 * @defgroup bfin_tll6527m TLL6527M Support
     40 * @ingroup bsp_bfin
     41 * @brief TLL6527M Support Package
     42 * @{
     43 */
    3244
    33 /* 
     45/*
    3446 * PLL and clock setup values:
    3547 */
     
    4557 */
    4658
    47 #define PLL_CSEL    0x0000      /* CCLK = VCO      */
    48 #define PLL_SSEL    0x0003      /* SCLK = CCLK/3   */
    49 #define PLL_MSEL    0x3A00      /* VCO = 29xCLKIN  */
    50 #define PLL_DF      0x0001      /* CLKIN = XTL/2  */
     59/**
     60 * @name PLL Configuration
     61 * @{
     62 */
    5163
    52 #define CLKIN               (25000000)  /* Input clock to the PLL */
    53 #define CCLK        (600000000)   /* CORE CLOCK     */
    54 #define SCLK        (100000000)   /* SYSTEM CLOCK   */
     64#define PLL_CSEL    0x0000      ///< @brief CCLK = VCO      */
     65#define PLL_SSEL    0x0003      ///< @brief SCLK = CCLK/3   */
     66#define PLL_MSEL    0x3A00      ///< @brief VCO = 29xCLKIN  */
     67#define PLL_DF      0x0001      ///< @brief CLKIN = XTL/2   */
    5568
    56 /*
    57  * UART setup values
     69/** @} */
     70
     71/**
     72 * @name Clock setup values
     73 * @{
    5874 */
    59 #define BAUDRATE    57600       /* Console Baudrate   */
    60 #define WORD_5BITS  0x00        /* 5 bits word        */
    61 #define WORD_6BITS  0x01        /* 6 bits word        */
    62 #define WORD_7BITS  0x02        /* 7 bits word        */
    63 #define WORD_8BITS  0x03        /* 8 bits word        */
    64 #define EVEN_PARITY 0x18        /* Enable EVEN parity */
    65 #define ODD_PARITY  0x08        /* Enable ODD parity  */
    66 #define TWO_STP_BIT 0x04        /* 2 stop bits        */
    6775
    68 rtems_isr_entry set_vector(                     /* returns old vector */
    69   rtems_isr_entry     handler,                  /* isr routine        */
    70   rtems_vector_number vector,                   /* vector number      */
    71   int                 type                      /* RTEMS or RAW intr  */
     76#define CLKIN               (25000000)  ///< @brief Input clock to the PLL */
     77#define CCLK        (600000000)   ///< @brief CORE CLOCK     */
     78#define SCLK        (100000000)   ///< @brief SYSTEM CLOCK   */
     79
     80/** @} */
     81
     82/**
     83 * @name UART setup values
     84 * @{
     85 */
     86
     87#define BAUDRATE    57600       ///< @brief Console Baudrate   */
     88#define WORD_5BITS  0x00        ///< @brief 5 bits word        */
     89#define WORD_6BITS  0x01        ///< @brief 6 bits word        */
     90#define WORD_7BITS  0x02        ///< @brief 7 bits word        */
     91#define WORD_8BITS  0x03        ///< @brief 8 bits word        */
     92#define EVEN_PARITY 0x18        ///< @brief Enable EVEN parity */
     93#define ODD_PARITY  0x08        ///< @brief Enable ODD parity  */
     94#define TWO_STP_BIT 0x04        ///< @brief 2 stop bits        */
     95
     96/** @} */
     97
     98rtems_isr_entry set_vector(                     ///< @brief returns old vector */
     99  rtems_isr_entry     handler,                  ///< @brief isr routine        */
     100  rtems_vector_number vector,                   ///< @brief vector number      */
     101  int                 type                      ///< @brief RTEMS or RAW intr  */
    72102);
     103
     104/** @} */
    73105
    74106#ifdef __cplusplus
  • c/src/lib/libbsp/bfin/TLL6527M/include/cplb.h

    r6a26e9b r0c09ccf3  
     1/**
     2 * @file
     3 * @ingroup tll6527m_cplb
     4 * @brief CPLB configurations.
     5 */
     6
    17/*  cplb.h
    28 * 
     
    1016#ifndef _CPLB_H
    1117#define _CPLB_H
     18
     19/**
     20 * @defgroup tll6527m_cplb CPLB Configuration
     21 * @ingroup bfin_tll6527m
     22 * @brief CPLB Configuration
     23 * @{
     24 */
    1225
    1326/* CPLB configurations */
     
    3043#define CPLB_DDOCACHE_WB        CPLB_DNOCACHE | CPLB_DEF_CACHE_WB
    3144
     45/** @} */
     46
    3247#endif /* _CPLB_H */
  • c/src/lib/libbsp/bfin/TLL6527M/include/tm27.h

    r6a26e9b r0c09ccf3  
     1/**
     2 * @file
     3 * @ingroup tll6527m_tm27
     4 * @brief Interrupt mechanisms for tm27 test.
     5 */
     6
    17/*
    28 *  tm27.h
     
    1521#ifndef __tm27_h
    1622#define __tm27_h
     23
     24/**
     25 * @defgroup tll6527m_tm27 TM27 Test Support
     26 * @ingroup bfin_tll6527m
     27 * @brief Interrupt Mechanisms for TM27
     28 * @{
     29 */
    1730
    1831/*
     
    3346#define Lower_tm27_intr() /* empty */
    3447
     48/** @} */
     49
    3550#endif
Note: See TracChangeset for help on using the changeset viewer.