source: rtems/cpukit/score/cpu/avr/avr/iom103.h @ 04a62dce

4.104.11
Last change on this file since 04a62dce was 04a62dce, checked in by Joel Sherrill <joel.sherrill@…>, on Aug 6, 2009 at 2:52:07 PM

2009-08-05 Josh Switnicki <josh.switnicki@…>

  • Makefile.am: added AVR specific Header files to score/cpu/avr/avr. These are from avr-libc 1.6 and assumed to exist by AVR applications.
  • preinstall.am: Regenerated.
  • Property mode set to 100644
File size: 16.4 KB
Line 
1/* Copyright (c) 2002, Marek Michalkiewicz
2   All rights reserved.
3
4   Redistribution and use in source and binary forms, with or without
5   modification, are permitted provided that the following conditions are met:
6
7   * Redistributions of source code must retain the above copyright
8     notice, this list of conditions and the following disclaimer.
9
10   * Redistributions in binary form must reproduce the above copyright
11     notice, this list of conditions and the following disclaimer in
12     the documentation and/or other materials provided with the
13     distribution.
14
15   * Neither the name of the copyright holders nor the names of
16     contributors may be used to endorse or promote products derived
17     from this software without specific prior written permission.
18
19  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29  POSSIBILITY OF SUCH DAMAGE. */
30
31/* $Id$ */
32
33/* avr/iom103.h - definitions for ATmega103 */
34
35#ifndef _AVR_IOM103_H_
36#define _AVR_IOM103_H_ 1
37
38/* This file should only be included from <avr/io.h>, never directly. */
39
40#ifndef _AVR_IO_H_
41#  error "Include <avr/io.h> instead of this file."
42#endif
43
44#ifndef _AVR_IOXXX_H_
45#  define _AVR_IOXXX_H_ "iom103.h"
46#else
47#  error "Attempt to include more than one <avr/ioXXX.h> file."
48#endif
49
50/* I/O registers */
51
52/* Input Pins, Port F */
53#define PINF    _SFR_IO8(0x00)
54
55/* Input Pins, Port E */
56#define PINE    _SFR_IO8(0x01)
57
58/* Data Direction Register, Port E */
59#define DDRE    _SFR_IO8(0x02)
60
61/* Data Register, Port E */
62#define PORTE   _SFR_IO8(0x03)
63
64/* ADC Data Register */
65#ifndef __ASSEMBLER__
66#define ADC     _SFR_IO16(0x04)
67#endif
68#define ADCW    _SFR_IO16(0x04)
69#define ADCL    _SFR_IO8(0x04)
70#define ADCH    _SFR_IO8(0x05)
71
72/* ADC Control and status register */
73#define ADCSR   _SFR_IO8(0x06)
74
75/* ADC Multiplexer select */
76#define ADMUX   _SFR_IO8(0x07)
77
78/* Analog Comparator Control and Status Register */
79#define ACSR    _SFR_IO8(0x08)
80
81/* UART Baud Rate Register */
82#define UBRR    _SFR_IO8(0x09)
83
84/* UART Control Register */
85#define UCR     _SFR_IO8(0x0A)
86
87/* UART Status Register */
88#define USR     _SFR_IO8(0x0B)
89
90/* UART I/O Data Register */
91#define UDR     _SFR_IO8(0x0C)
92
93/* SPI Control Register */
94#define SPCR    _SFR_IO8(0x0D)
95
96/* SPI Status Register */
97#define SPSR    _SFR_IO8(0x0E)
98
99/* SPI I/O Data Register */
100#define SPDR    _SFR_IO8(0x0F)
101
102/* Input Pins, Port D */
103#define PIND    _SFR_IO8(0x10)
104
105/* Data Direction Register, Port D */
106#define DDRD    _SFR_IO8(0x11)
107
108/* Data Register, Port D */
109#define PORTD   _SFR_IO8(0x12)
110
111/* Data Register, Port C */
112#define PORTC   _SFR_IO8(0x15)
113
114/* Input Pins, Port B */
115#define PINB    _SFR_IO8(0x16)
116
117/* Data Direction Register, Port B */
118#define DDRB    _SFR_IO8(0x17)
119
120/* Data Register, Port B */
121#define PORTB   _SFR_IO8(0x18)
122
123/* Input Pins, Port A */
124#define PINA    _SFR_IO8(0x19)
125
126/* Data Direction Register, Port A */
127#define DDRA    _SFR_IO8(0x1A)
128
129/* Data Register, Port A */
130#define PORTA   _SFR_IO8(0x1B)
131
132/* EEPROM Control Register */
133#define EECR    _SFR_IO8(0x1C)
134
135/* EEPROM Data Register */
136#define EEDR    _SFR_IO8(0x1D)
137
138/* EEPROM Address Register */
139#define EEAR    _SFR_IO16(0x1E)
140#define EEARL   _SFR_IO8(0x1E)
141#define EEARH   _SFR_IO8(0x1F)
142
143/* Watchdog Timer Control Register */
144#define WDTCR   _SFR_IO8(0x21)
145
146/* Timer2 Output Compare Register */
147#define OCR2    _SFR_IO8(0x23)
148
149/* Timer/Counter 2 */
150#define TCNT2   _SFR_IO8(0x24)
151
152/* Timer/Counter 2 Control register */
153#define TCCR2   _SFR_IO8(0x25)
154
155/* T/C 1 Input Capture Register */
156#define ICR1    _SFR_IO16(0x26)
157#define ICR1L   _SFR_IO8(0x26)
158#define ICR1H   _SFR_IO8(0x27)
159
160/* Timer/Counter1 Output Compare Register B */
161#define OCR1B   _SFR_IO16(0x28)
162#define OCR1BL  _SFR_IO8(0x28)
163#define OCR1BH  _SFR_IO8(0x29)
164
165/* Timer/Counter1 Output Compare Register A */
166#define OCR1A   _SFR_IO16(0x2A)
167#define OCR1AL  _SFR_IO8(0x2A)
168#define OCR1AH  _SFR_IO8(0x2B)
169
170/* Timer/Counter 1 */
171#define TCNT1   _SFR_IO16(0x2C)
172#define TCNT1L  _SFR_IO8(0x2C)
173#define TCNT1H  _SFR_IO8(0x2D)
174
175/* Timer/Counter 1 Control and Status Register */
176#define TCCR1B  _SFR_IO8(0x2E)
177
178/* Timer/Counter 1 Control Register */
179#define TCCR1A  _SFR_IO8(0x2F)
180
181/* Timer/Counter 0 Asynchronous Control & Status Register */
182#define ASSR    _SFR_IO8(0x30)
183
184/* Output Compare Register 0 */
185#define OCR0    _SFR_IO8(0x31)
186
187/* Timer/Counter 0 */
188#define TCNT0   _SFR_IO8(0x32)
189
190/* Timer/Counter 0 Control Register */
191#define TCCR0   _SFR_IO8(0x33)
192
193/* MCU Status Register */
194#define MCUSR   _SFR_IO8(0x34)
195
196/* MCU general Control Register */
197#define MCUCR   _SFR_IO8(0x35)
198
199/* Timer/Counter Interrupt Flag Register */
200#define TIFR    _SFR_IO8(0x36)
201
202/* Timer/Counter Interrupt MaSK register */
203#define TIMSK   _SFR_IO8(0x37)
204
205/* Èxternal Interrupt Flag Register */
206#define EIFR    _SFR_IO8(0x38)
207
208/* External Interrupt MaSK register */
209#define EIMSK   _SFR_IO8(0x39)
210
211/* External Interrupt Control Register */
212#define EICR    _SFR_IO8(0x3A)
213
214/* RAM Page Z select register */
215#define RAMPZ   _SFR_IO8(0x3B)
216
217/* XDIV Divide control register */
218#define XDIV    _SFR_IO8(0x3C)
219
220/* 0x3D..0x3E SP */
221
222/* 0x3F SREG */
223
224/* Interrupt vectors */
225
226/* External Interrupt 0 */
227#define INT0_vect                       _VECTOR(1)
228#define SIG_INTERRUPT0                  _VECTOR(1)
229
230/* External Interrupt 1 */
231#define INT1_vect                       _VECTOR(2)
232#define SIG_INTERRUPT1                  _VECTOR(2)
233
234/* External Interrupt 2 */
235#define INT2_vect                       _VECTOR(3)
236#define SIG_INTERRUPT2                  _VECTOR(3)
237
238/* External Interrupt 3 */
239#define INT3_vect                       _VECTOR(4)
240#define SIG_INTERRUPT3                  _VECTOR(4)
241
242/* External Interrupt 4 */
243#define INT4_vect                       _VECTOR(5)
244#define SIG_INTERRUPT4                  _VECTOR(5)
245
246/* External Interrupt 5 */
247#define INT5_vect                       _VECTOR(6)
248#define SIG_INTERRUPT5                  _VECTOR(6)
249
250/* External Interrupt 6 */
251#define INT6_vect                       _VECTOR(7)
252#define SIG_INTERRUPT6                  _VECTOR(7)
253
254/* External Interrupt 7 */
255#define INT7_vect                       _VECTOR(8)
256#define SIG_INTERRUPT7                  _VECTOR(8)
257
258/* Timer/Counter2 Compare Match */
259#define TIMER2_COMP_vect                _VECTOR(9)
260#define SIG_OUTPUT_COMPARE2             _VECTOR(9)
261
262/* Timer/Counter2 Overflow */
263#define TIMER2_OVF_vect                 _VECTOR(10)
264#define SIG_OVERFLOW2                   _VECTOR(10)
265
266/* Timer/Counter1 Capture Event */
267#define TIMER1_CAPT_vect                _VECTOR(11)
268#define SIG_INPUT_CAPTURE1              _VECTOR(11)
269
270/* Timer/Counter1 Compare Match A */
271#define TIMER1_COMPA_vect               _VECTOR(12)
272#define SIG_OUTPUT_COMPARE1A            _VECTOR(12)
273
274/* Timer/Counter1 Compare Match B */
275#define TIMER1_COMPB_vect               _VECTOR(13)
276#define SIG_OUTPUT_COMPARE1B            _VECTOR(13)
277
278/* Timer/Counter1 Overflow */
279#define TIMER1_OVF_vect                 _VECTOR(14)
280#define SIG_OVERFLOW1                   _VECTOR(14)
281
282/* Timer/Counter0 Compare Match */
283#define TIMER0_COMP_vect                _VECTOR(15)
284#define SIG_OUTPUT_COMPARE0             _VECTOR(15)
285
286/* Timer/Counter0 Overflow */
287#define TIMER0_OVF_vect                 _VECTOR(16)
288#define SIG_OVERFLOW0                   _VECTOR(16)
289
290/* SPI Serial Transfer Complete */
291#define SPI_STC_vect                    _VECTOR(17)
292#define SIG_SPI                         _VECTOR(17)
293
294/* UART, Rx Complete */
295#define UART_RX_vect                    _VECTOR(18)
296#define SIG_UART_RECV                   _VECTOR(18)
297
298/* UART Data Register Empty */
299#define UART_UDRE_vect                  _VECTOR(19)
300#define SIG_UART_DATA                   _VECTOR(19)
301
302/* UART, Tx Complete */
303#define UART_TX_vect                    _VECTOR(20)
304#define SIG_UART_TRANS                  _VECTOR(20)
305
306/* ADC Conversion Complete */
307#define ADC_vect                        _VECTOR(21)
308#define SIG_ADC                         _VECTOR(21)
309
310/* EEPROM Ready */
311#define EE_READY_vect                   _VECTOR(22)
312#define SIG_EEPROM_READY                _VECTOR(22)
313
314/* Analog Comparator */
315#define ANALOG_COMP_vect                _VECTOR(23)
316#define SIG_COMPARATOR                  _VECTOR(23)
317
318#define _VECTORS_SIZE 96
319
320/*
321   The Register Bit names are represented by their bit number (0-7).
322*/
323
324/* XDIV Divide control register*/
325#define    XDIVEN       7
326#define    XDIV6        6
327#define    XDIV5        5
328#define    XDIV4        4
329#define    XDIV3        3
330#define    XDIV2        2
331#define    XDIV1        1
332#define    XDIV0        0
333
334/* RAM Page Z select register */
335#define     RAMPZ0      0
336
337/* External Interrupt Control Register */
338#define    ISC71        7
339#define    ISC70        6
340#define    ISC61        5
341#define    ISC60        4
342#define    ISC51        3
343#define    ISC50        2
344#define    ISC41        1
345#define    ISC40        0
346
347/* External Interrupt MaSK register */
348#define    INT7         7
349#define    INT6         6
350#define    INT5         5
351#define    INT4         4
352#define    INT3         3
353#define    INT2         2
354#define    INT1         1
355#define    INT0         0
356
357/* Èxternal Interrupt Flag Register */
358#define    INTF7        7
359#define    INTF6        6
360#define    INTF5        5
361#define    INTF4        4
362
363/* Timer/Counter Interrupt MaSK register */
364#define    OCIE2        7
365#define    TOIE2        6
366#define    TICIE1       5
367#define    OCIE1A       4
368#define    OCIE1B       3
369#define    TOIE1        2
370#define    OCIE0        1
371#define    TOIE0        0
372
373/* Timer/Counter Interrupt Flag Register */
374#define    OCF2         7
375#define    TOV2         6
376#define    ICF1         5
377#define    OCF1A        4
378#define    OCF1B        3
379#define    TOV1         2
380#define    OCF0         1
381#define    TOV0         0
382
383/* MCU general Control Register */
384#define    SRE          7
385#define    SRW          6
386#define    SE           5
387#define    SM1          4
388#define    SM0          3
389
390/* MCU Status Register */
391#define    EXTRF        1
392#define    PORF         0
393
394/* Timer/Counter 0 Control Register */
395#define    PWM0         6
396#define    COM01        5
397#define    COM00        4
398#define    CTC0         3
399#define    CS02         2
400#define    CS01         1
401#define    CS00         0
402
403/* Timer/Counter 0 Asynchronous Control & Status Register */
404#define    AS0          3
405#define    TCN0UB       2
406#define    OCR0UB       1
407#define    TCR0UB       0
408
409/* Timer/Counter 1 Control Register */
410#define    COM1A1       7
411#define    COM1A0       6
412#define    COM1B1       5
413#define    COM1B0       4
414#define    PWM11        1
415#define    PWM10        0
416
417/* Timer/Counter 1 Control and Status Register */
418#define    ICNC1        7
419#define    ICES1        6
420#define    CTC1         3
421#define    CS12         2
422#define    CS11         1
423#define    CS10         0
424
425/* Timer/Counter 2 Control register */
426#define    PWM2         6
427#define    COM21        5
428#define    COM20        4
429#define    CTC2         3
430#define    CS22         2
431#define    CS21         1
432#define    CS20         0
433
434/* Watchdog Timer Control Register */
435#define    WDTOE        4
436#define    WDE          3
437#define    WDP2         2
438#define    WDP1         1
439#define    WDP0         0
440
441/* Data Register, Port A */
442#define    PA7          7
443#define    PA6          6
444#define    PA5          5
445#define    PA4          4
446#define    PA3          3
447#define    PA2          2
448#define    PA1          1
449#define    PA0          0
450
451/* Data Direction Register, Port A */
452#define    DDA7         7
453#define    DDA6         6
454#define    DDA5         5
455#define    DDA4         4
456#define    DDA3         3
457#define    DDA2         2
458#define    DDA1         1
459#define    DDA0         0
460
461/* Input Pins, Port A */
462#define    PINA7        7
463#define    PINA6        6
464#define    PINA5        5
465#define    PINA4        4
466#define    PINA3        3
467#define    PINA2        2
468#define    PINA1        1
469#define    PINA0        0
470
471/* Data Register, Port B */
472#define    PB7          7
473#define    PB6          6
474#define    PB5          5
475#define    PB4          4
476#define    PB3          3
477#define    PB2          2
478#define    PB1          1
479#define    PB0          0
480
481/* Data Direction Register, Port B */
482#define    DDB7         7
483#define    DDB6         6
484#define    DDB5         5
485#define    DDB4         4
486#define    DDB3         3
487#define    DDB2         2
488#define    DDB1         1
489#define    DDB0         0
490
491/* Input Pins, Port B */
492#define    PINB7        7
493#define    PINB6        6
494#define    PINB5        5
495#define    PINB4        4
496#define    PINB3        3
497#define    PINB2        2
498#define    PINB1        1
499#define    PINB0        0
500
501/* Data Register, Port C */
502#define    PC7          7
503#define    PC6          6
504#define    PC5          5
505#define    PC4          4
506#define    PC3          3
507#define    PC2          2
508#define    PC1          1
509#define    PC0          0
510
511/* Data Register, Port D */
512#define    PD7          7
513#define    PD6          6
514#define    PD5          5
515#define    PD4          4
516#define    PD3          3
517#define    PD2          2
518#define    PD1          1
519#define    PD0          0
520
521/* Data Direction Register, Port D */
522#define    DDD7         7
523#define    DDD6         6
524#define    DDD5         5
525#define    DDD4         4
526#define    DDD3         3
527#define    DDD2         2
528#define    DDD1         1
529#define    DDD0         0
530
531/* Input Pins, Port D */
532#define    PIND7        7
533#define    PIND6        6
534#define    PIND5        5
535#define    PIND4        4
536#define    PIND3        3
537#define    PIND2        2
538#define    PIND1        1
539#define    PIND0        0
540
541/* Data Register, Port E */
542#define    PE7          7
543#define    PE6          6
544#define    PE5          5
545#define    PE4          4
546#define    PE3          3
547#define    PE2          2
548#define    PE1          1
549#define    PE0          0
550
551/* Data Direction Register, Port E */
552#define    DDE7         7
553#define    DDE6         6
554#define    DDE5         5
555#define    DDE4         4
556#define    DDE3         3
557#define    DDE2         2
558#define    DDE1         1
559#define    DDE0         0
560
561/* Input Pins, Port E */
562#define    PINE7        7
563#define    PINE6        6
564#define    PINE5        5
565#define    PINE4        4
566#define    PINE3        3
567#define    PINE2        2
568#define    PINE1        1
569#define    PINE0        0
570
571/* Input Pins, Port F */
572#define    PINF7        7
573#define    PINF6        6
574#define    PINF5        5
575#define    PINF4        4
576#define    PINF3        3
577#define    PINF2        2
578#define    PINF1        1
579#define    PINF0        0
580
581/* SPI Status Register */
582#define    SPIF         7
583#define    WCOL         6
584
585/* SPI Control Register */
586#define    SPIE         7
587#define    SPE          6
588#define    DORD         5
589#define    MSTR         4
590#define    CPOL         3
591#define    CPHA         2
592#define    SPR1         1
593#define    SPR0         0
594
595/* UART Status Register */
596#define    RXC          7
597#define    TXC          6
598#define    UDRE         5
599#define    FE           4
600#define    DOR          3
601
602/* UART Control Register */
603#define    RXCIE        7
604#define    TXCIE        6
605#define    UDRIE        5
606#define    RXEN         4
607#define    TXEN         3
608#define    CHR9         2
609#define    RXB8         1
610#define    TXB8         0
611
612/* Analog Comparator Control and Status Register */
613#define    ACD          7
614#define    ACO          5
615#define    ACI          4
616#define    ACIE         3
617#define    ACIC         2
618#define    ACIS1        1
619#define    ACIS0        0
620
621/* ADC Control and status register */
622#define    ADEN         7
623#define    ADSC         6
624#define    ADFR         5
625#define    ADIF         4
626#define    ADIE         3
627#define    ADPS2        2
628#define    ADPS1        1
629#define    ADPS0        0
630
631/* ADC Multiplexer select */
632#define    MUX2         2
633#define    MUX1         1
634#define    MUX0         0
635
636/* EEPROM Control Register */
637#define    EERIE        3
638#define    EEMWE        2
639#define    EEWE         1
640#define    EERE         0
641
642/* Constants */
643#define RAMEND     0x0FFF     /*Last On-Chip SRAM Location*/
644#define XRAMEND    0xFFFF
645#define E2END      0x0FFF
646#define E2PAGESIZE 0
647#define FLASHEND   0x1FFFF
648
649
650/* Fuses */
651#define FUSE_MEMORY_SIZE 1
652
653/* Low Fuse Byte */
654#define FUSE_CKSEL0 (unsigned char)~_BV(0)  /* Select Clock Source */
655#define FUSE_CKSEL1 (unsigned char)~_BV(1)  /* Select Clock Source */
656#define FUSE_CKSEL2 (unsigned char)~_BV(2)  /* Select Clock Source */
657#define FUSE_CKSEL3 (unsigned char)~_BV(3)  /* Select Clock Source */
658#define FUSE_SUT0 (unsigned char)~_BV(4)  /* Select start-up time */
659#define FUSE_SUT1 (unsigned char)~_BV(5)  /* Select start-up time */
660#define FUSE_BODEN (unsigned char)~_BV(6)  /* Brown out detector enable */
661#define FUSE_BODLEVEL (unsigned char)~_BV(7)  /* Brown out detector trigger level */
662#define LFUSE_DEFAULT (FUSE_SUT1 & FUSE_SUT0 & FUSE_CKSEL3 & FUSE_CKSEL2 & FUSE_CKSEL1)
663
664
665/* Lock Bits */
666#define __LOCK_BITS_EXIST
667
668
669/* Signature */
670#define SIGNATURE_0 0x1E
671#define SIGNATURE_1 0x97
672#define SIGNATURE_2 0x01
673
674
675#endif /* _AVR_IOM103_H_ */
Note: See TracBrowser for help on using the repository browser.