source: rtems/cpukit/score/cpu/avr/avr/io4414.h @ 04a62dce

4.104.11
Last change on this file since 04a62dce was 04a62dce, checked in by Joel Sherrill <joel.sherrill@…>, on Aug 6, 2009 at 2:52:07 PM

2009-08-05 Josh Switnicki <josh.switnicki@…>

  • Makefile.am: added AVR specific Header files to score/cpu/avr/avr. These are from avr-libc 1.6 and assumed to exist by AVR applications.
  • preinstall.am: Regenerated.
  • Property mode set to 100644
File size: 11.7 KB
Line 
1/* Copyright (c) 2002, Marek Michalkiewicz
2   All rights reserved.
3
4   Redistribution and use in source and binary forms, with or without
5   modification, are permitted provided that the following conditions are met:
6
7   * Redistributions of source code must retain the above copyright
8     notice, this list of conditions and the following disclaimer.
9
10   * Redistributions in binary form must reproduce the above copyright
11     notice, this list of conditions and the following disclaimer in
12     the documentation and/or other materials provided with the
13     distribution.
14
15   * Neither the name of the copyright holders nor the names of
16     contributors may be used to endorse or promote products derived
17     from this software without specific prior written permission.
18
19  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29  POSSIBILITY OF SUCH DAMAGE. */
30
31/* $Id$ */
32
33/* avr/io4414.h - definitions for AT90S4414 */
34
35#ifndef _AVR_IO4414_H_
36#define _AVR_IO4414_H_ 1
37
38/* This file should only be included from <avr/io.h>, never directly. */
39
40#ifndef _AVR_IO_H_
41#  error "Include <avr/io.h> instead of this file."
42#endif
43
44#ifndef _AVR_IOXXX_H_
45#  define _AVR_IOXXX_H_ "io4414.h"
46#else
47#  error "Attempt to include more than one <avr/ioXXX.h> file."
48#endif
49
50/* I/O registers */
51
52/* Analog Comparator Control and Status Register */
53#define ACSR    _SFR_IO8(0x08)
54
55/* UART Baud Rate Register */
56#define UBRR    _SFR_IO8(0x09)
57
58/* UART Control Register */
59#define UCR     _SFR_IO8(0x0A)
60
61/* UART Status Register */
62#define USR     _SFR_IO8(0x0B)
63
64/* UART I/O Data Register */
65#define UDR     _SFR_IO8(0x0C)
66
67/* SPI Control Register */
68#define SPCR    _SFR_IO8(0x0D)
69
70/* SPI Status Register */
71#define SPSR    _SFR_IO8(0x0E)
72
73/* SPI I/O Data Register */
74#define SPDR    _SFR_IO8(0x0F)
75
76/* Input Pins, Port D */
77#define PIND    _SFR_IO8(0x10)
78
79/* Data Direction Register, Port D */
80#define DDRD    _SFR_IO8(0x11)
81
82/* Data Register, Port D */
83#define PORTD   _SFR_IO8(0x12)
84
85/* Input Pins, Port C */
86#define PINC    _SFR_IO8(0x13)
87
88/* Data Direction Register, Port C */
89#define DDRC    _SFR_IO8(0x14)
90
91/* Data Register, Port C */
92#define PORTC   _SFR_IO8(0x15)
93
94/* Input Pins, Port B */
95#define PINB    _SFR_IO8(0x16)
96
97/* Data Direction Register, Port B */
98#define DDRB    _SFR_IO8(0x17)
99
100/* Data Register, Port B */
101#define PORTB   _SFR_IO8(0x18)
102
103/* Input Pins, Port A */
104#define PINA    _SFR_IO8(0x19)
105
106/* Data Direction Register, Port A */
107#define DDRA    _SFR_IO8(0x1A)
108
109/* Data Register, Port A */
110#define PORTA   _SFR_IO8(0x1B)
111
112/* EEPROM Control Register */
113#define EECR    _SFR_IO8(0x1C)
114
115/* EEPROM Data Register */
116#define EEDR    _SFR_IO8(0x1D)
117
118/* EEPROM Address Register */
119#define EEAR    _SFR_IO8(0x1E)
120#define EEARL   _SFR_IO8(0x1E)
121
122/* Watchdog Timer Control Register */
123#define WDTCR   _SFR_IO8(0x21)
124
125/* T/C 1 Input Capture Register */
126#define ICR1    _SFR_IO16(0x24)
127#define ICR1L   _SFR_IO8(0x24)
128#define ICR1H   _SFR_IO8(0x25)
129
130/* Timer/Counter1 Output Compare Register B */
131#define OCR1B   _SFR_IO16(0x28)
132#define OCR1BL  _SFR_IO8(0x28)
133#define OCR1BH  _SFR_IO8(0x29)
134
135/* Timer/Counter1 Output Compare Register A */
136#define OCR1A   _SFR_IO16(0x2A)
137#define OCR1AL  _SFR_IO8(0x2A)
138#define OCR1AH  _SFR_IO8(0x2B)
139
140/* Timer/Counter 1 */
141#define TCNT1   _SFR_IO16(0x2C)
142#define TCNT1L  _SFR_IO8(0x2C)
143#define TCNT1H  _SFR_IO8(0x2D)
144
145/* Timer/Counter 1 Control and Status Register */
146#define TCCR1B  _SFR_IO8(0x2E)
147
148/* Timer/Counter 1 Control Register */
149#define TCCR1A  _SFR_IO8(0x2F)
150
151/* Timer/Counter 0 */
152#define TCNT0   _SFR_IO8(0x32)
153
154/* Timer/Counter 0 Control Register */
155#define TCCR0   _SFR_IO8(0x33)
156
157/* MCU general Control Register */
158#define MCUCR   _SFR_IO8(0x35)
159
160/* Timer/Counter Interrupt Flag register */
161#define TIFR    _SFR_IO8(0x38)
162
163/* Timer/Counter Interrupt MaSK register */
164#define TIMSK   _SFR_IO8(0x39)
165
166/* General Interrupt Flag Register */
167#define GIFR   _SFR_IO8(0x3A)
168
169/* General Interrupt MaSK register */
170#define GIMSK   _SFR_IO8(0x3B)
171
172/* 0x3C..0x3D SP */
173
174/* 0x3F SREG */
175
176/* Interrupt vectors */
177
178/* External Interrupt Request 0 */
179#define INT0_vect                       _VECTOR(1)
180#define SIG_INTERRUPT0                  _VECTOR(1)
181
182/* External Interrupt Request 1 */
183#define INT1_vect                       _VECTOR(2)
184#define SIG_INTERRUPT1                  _VECTOR(2)
185
186/* Timer/Counter Capture Event */
187#define TIMER1_CAPT_vect                _VECTOR(3)
188#define SIG_INPUT_CAPTURE1              _VECTOR(3)
189
190/* Timer/Counter1 Compare Match A */
191#define TIMER1_COMPA_vect               _VECTOR(4)
192#define SIG_OUTPUT_COMPARE1A            _VECTOR(4)
193
194/* Timer/Counter1 Compare MatchB */
195#define TIMER1_COMPB_vect               _VECTOR(5)
196#define SIG_OUTPUT_COMPARE1B            _VECTOR(5)
197
198/* Timer/Counter1 Overflow */
199#define TIMER1_OVF_vect                 _VECTOR(6)
200#define SIG_OVERFLOW1                   _VECTOR(6)
201
202/* Timer/Counter0 Overflow */
203#define TIMER0_OVF_vect                 _VECTOR(7)
204#define SIG_OVERFLOW0                   _VECTOR(7)
205
206/* Serial Transfer Complete */
207#define SPI_STC_vect                    _VECTOR(8)
208#define SIG_SPI                         _VECTOR(8)
209
210/* UART, Rx Complete */
211#define UART_RX_vect                    _VECTOR(9)
212#define SIG_UART_RECV                   _VECTOR(9)
213
214/* UART Data Register Empty */
215#define UART_UDRE_vect                  _VECTOR(10)
216#define SIG_UART_DATA                   _VECTOR(10)
217
218/* UART, Tx Complete */
219#define UART_TX_vect                    _VECTOR(11)
220#define SIG_UART_TRANS                  _VECTOR(11)
221
222/* Analog Comparator */
223#define ANA_COMP_vect                   _VECTOR(12)
224#define SIG_COMPARATOR                  _VECTOR(12)
225
226#define _VECTORS_SIZE 26
227
228/*
229   The Register Bit names are represented by their bit number (0-7).
230*/
231
232/* General Interrupt MaSK register */
233#define    INT1         7
234#define    INT0         6
235
236/* General Interrupt Flag Register */
237#define    INTF1        7
238#define    INTF0        6
239
240/* Timer/Counter Interrupt MaSK register */
241#define    TOIE1        7
242#define    OCIE1A       6
243#define    OCIE1B       5
244#define    TICIE1       3
245#define    TOIE0        1
246
247/* Timer/Counter Interrupt Flag register */
248#define    TOV1         7
249#define    OCF1A        6
250#define    OCF1B        5
251#define    ICF1         3
252#define    TOV0         1
253
254/* MCU general Control Register */
255#define    SRE          7
256#define    SRW          6
257#define    SE           5
258#define    SM           4
259#define    ISC11        3
260#define    ISC10        2
261#define    ISC01        1
262#define    ISC00        0
263
264/* Timer/Counter 0 Control Register */
265#define    CS02         2
266#define    CS01         1
267#define    CS00         0
268
269/* Timer/Counter 1 Control Register */
270#define    COM1A1       7
271#define    COM1A0       6
272#define    COM1B1       5
273#define    COM1B0       4
274#define    PWM11        1
275#define    PWM10        0
276
277/* Timer/Counter 1 Control and Status Register */
278#define    ICNC1        7
279#define    ICES1        6
280#define    CTC1         3
281#define    CS12         2
282#define    CS11         1
283#define    CS10         0
284
285/* Watchdog Timer Control Register */
286#define    WDTOE        4
287#define    WDE          3
288#define    WDP2         2
289#define    WDP1         1
290#define    WDP0         0
291
292/* Data Register, Port A */
293#define    PA7          7
294#define    PA6          6
295#define    PA5          5
296#define    PA4          4
297#define    PA3          3
298#define    PA2          2
299#define    PA1          1
300#define    PA0          0
301
302/* Data Direction Register, Port A */
303#define    DDA7         7
304#define    DDA6         6
305#define    DDA5         5
306#define    DDA4         4
307#define    DDA3         3
308#define    DDA2         2
309#define    DDA1         1
310#define    DDA0         0
311
312/* Input Pins, Port A */
313#define    PINA7        7
314#define    PINA6        6
315#define    PINA5        5
316#define    PINA4        4
317#define    PINA3        3
318#define    PINA2        2
319#define    PINA1        1
320#define    PINA0        0
321
322/* Data Register, Port B */
323#define    PB7          7
324#define    PB6          6
325#define    PB5          5
326#define    PB4          4
327#define    PB3          3
328#define    PB2          2
329#define    PB1          1
330#define    PB0          0
331
332/* Data Direction Register, Port B */
333#define    DDB7         7
334#define    DDB6         6
335#define    DDB5         5
336#define    DDB4         4
337#define    DDB3         3
338#define    DDB2         2
339#define    DDB1         1
340#define    DDB0         0
341
342/* Input Pins, Port B */
343#define    PINB7        7
344#define    PINB6        6
345#define    PINB5        5
346#define    PINB4        4
347#define    PINB3        3
348#define    PINB2        2
349#define    PINB1        1
350#define    PINB0        0
351
352/* Data Register, Port C */
353#define    PC7          7
354#define    PC6          6
355#define    PC5          5
356#define    PC4          4
357#define    PC3          3
358#define    PC2          2
359#define    PC1          1
360#define    PC0          0
361
362/* Data Direction Register, Port C */
363#define    DDC7         7
364#define    DDC6         6
365#define    DDC5         5
366#define    DDC4         4
367#define    DDC3         3
368#define    DDC2         2
369#define    DDC1         1
370#define    DDC0         0
371
372/* Input Pins, Port C */
373#define    PINC7        7
374#define    PINC6        6
375#define    PINC5        5
376#define    PINC4        4
377#define    PINC3        3
378#define    PINC2        2
379#define    PINC1        1
380#define    PINC0        0
381
382/* Data Register, Port D */
383#define    PD7          7
384#define    PD6          6
385#define    PD5          5
386#define    PD4          4
387#define    PD3          3
388#define    PD2          2
389#define    PD1          1
390#define    PD0          0
391
392/* Data Direction Register, Port D */
393#define    DDD7         7
394#define    DDD6         6
395#define    DDD5         5
396#define    DDD4         4
397#define    DDD3         3
398#define    DDD2         2
399#define    DDD1         1
400#define    DDD0         0
401
402/* Input Pins, Port D */
403#define    PIND7        7
404#define    PIND6        6
405#define    PIND5        5
406#define    PIND4        4
407#define    PIND3        3
408#define    PIND2        2
409#define    PIND1        1
410#define    PIND0        0
411
412/* SPI Status Register */
413#define    SPIF         7
414#define    WCOL         6
415
416/* SPI Control Register */
417#define    SPIE         7
418#define    SPE          6
419#define    DORD         5
420#define    MSTR         4
421#define    CPOL         3
422#define    CPHA         2
423#define    SPR1         1
424#define    SPR0         0
425
426/* UART Status Register */
427#define    RXC          7
428#define    TXC          6
429#define    UDRE         5
430#define    FE           4
431#define    DOR          3
432
433/* UART Control Register */
434#define    RXCIE        7
435#define    TXCIE        6
436#define    UDRIE        5
437#define    RXEN         4
438#define    TXEN         3
439#define    CHR9         2
440#define    RXB8         1
441#define    TXB8         0
442
443/* Analog Comparator Control and Status Register */
444#define    ACD          7
445#define    ACO          5
446#define    ACI          4
447#define    ACIE         3
448#define    ACIC         2
449#define    ACIS1        1
450#define    ACIS0        0
451
452/* EEPROM Control Register */
453#define    EERIE        3
454#define    EEMWE        2
455#define    EEWE         1
456#define    EERE         0
457
458/* Constants        */
459#define RAMEND       0x15F    /* Last On-Chip SRAM Location */
460#define XRAMEND      0xFFFF
461#define E2END        0xFF
462#define E2PAGESIZE   0
463#define FLASHEND     0xFFF
464
465
466/* Fuses */
467#define FUSE_MEMORY_SIZE 1
468
469/* Low Fuse Byte */
470#define FUSE_SPIEN (unsigned char)~_BV(1)  /* Serial Program Downloading Enabled */
471#define FUSE_FSTRT (unsigned char)~_BV(2)  /* Short Start-up time selected */
472#define LFUSE_DEFAULT (0xFF)
473
474
475/* Lock Bits */
476#define __LOCK_BITS_EXIST
477
478
479/* Signature */
480#define SIGNATURE_0 0x1E
481#define SIGNATURE_1 0x92
482#define SIGNATURE_2 0x01
483
484
485#endif /* _AVR_IO4414_H_ */
Note: See TracBrowser for help on using the repository browser.