source: rtems/cpukit/score/cpu/avr/avr/io43u32x.h @ 04a62dce

4.104.11
Last change on this file since 04a62dce was 04a62dce, checked in by Joel Sherrill <joel.sherrill@…>, on Aug 6, 2009 at 2:52:07 PM

2009-08-05 Josh Switnicki <josh.switnicki@…>

  • Makefile.am: added AVR specific Header files to score/cpu/avr/avr. These are from avr-libc 1.6 and assumed to exist by AVR applications.
  • preinstall.am: Regenerated.
  • Property mode set to 100644
File size: 10.9 KB
Line 
1/* Copyright (c) 2003,2005 Keith Gudger
2   All rights reserved.
3
4   Redistribution and use in source and binary forms, with or without
5   modification, are permitted provided that the following conditions are met:
6
7   * Redistributions of source code must retain the above copyright
8     notice, this list of conditions and the following disclaimer.
9
10   * Redistributions in binary form must reproduce the above copyright
11     notice, this list of conditions and the following disclaimer in
12     the documentation and/or other materials provided with the
13     distribution.
14
15   * Neither the name of the copyright holders nor the names of
16     contributors may be used to endorse or promote products derived
17     from this software without specific prior written permission.
18
19  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29  POSSIBILITY OF SUCH DAMAGE. */
30
31/* $Id$ */
32
33/* avr/io43u32x.h - definitions for AT43USB32x */
34
35#ifndef _AVR_IO43U32X_H_
36#define _AVR_IO43U32X_H_ 1
37
38/* This file should only be included from <avr/io.h>, never directly. */
39
40#ifndef _AVR_IO_H_
41#  error "Include <avr/io.h> instead of this file."
42#endif
43
44#ifndef _AVR_IOXXX_H_
45#  define _AVR_IOXXX_H_ "io43u32x.h"
46#else
47#  error "Attempt to include more than one <avr/ioXXX.h> file."
48#endif
49
50/* I/O registers */
51
52/* Analog Comparator Control and Status Register */
53#define ACSR    _SFR_IO8(0x08)
54
55/* UART Baud Rate Register */
56#define UBRR    _SFR_IO8(0x09)
57
58/* UART Control Register */
59#define UCR     _SFR_IO8(0x0A)
60
61/* UART Status Register */
62#define USR     _SFR_IO8(0x0B)
63
64/* UART I/O Data Register */
65#define UDR     _SFR_IO8(0x0C)
66
67/* Input Pins, Port E */                  // new port for 43324/6
68#define PINE    _SFR_IO8(0x01)
69
70/* Data Direction Register, Port E */
71#define DDRE    _SFR_IO8(0x02)
72
73/* Data Register, Port E */
74#define PORTE   _SFR_IO8(0x03)
75
76/* SPI Control Register */
77#define SPCR    _SFR_IO8(0x0D)
78
79/* SPI Status Register */
80#define SPSR    _SFR_IO8(0x0E)
81
82/* SPI I/O Data Register */
83#define SPDR    _SFR_IO8(0x0F)
84
85/* Input Pins, Port D */
86#define PIND    _SFR_IO8(0x10)
87
88/* Data Direction Register, Port D */
89#define DDRD    _SFR_IO8(0x11)
90
91/* Data Register, Port D */
92#define PORTD   _SFR_IO8(0x12)
93
94/* Input Pins, Port C */
95#define PINC    _SFR_IO8(0x13)
96
97/* Data Direction Register, Port C */
98#define DDRC    _SFR_IO8(0x14)
99
100/* Data Register, Port C */
101#define PORTC   _SFR_IO8(0x15)
102
103/* Input Pins, Port B */
104#define PINB    _SFR_IO8(0x16)
105
106/* Data Direction Register, Port B */
107#define DDRB    _SFR_IO8(0x17)
108
109/* Data Register, Port B */
110#define PORTB   _SFR_IO8(0x18)
111
112/* Input Pins, Port A */
113#define PINA    _SFR_IO8(0x19)
114
115/* Data Direction Register, Port A */
116#define DDRA    _SFR_IO8(0x1A)
117
118/* Data Register, Port A */
119#define PORTA   _SFR_IO8(0x1B)
120
121/* 0x1C..0x1F reserved */
122
123/* Watchdog Timer Control Register */
124#define WDTCR   _SFR_IO8(0x21)
125
126/* T/C 1 Input Capture Register */
127#define ICR1    _SFR_IO16(0x24)
128#define ICR1L   _SFR_IO8(0x24)
129#define ICR1H   _SFR_IO8(0x25)
130
131/* Timer/Counter1 Output Compare Register B */
132#define OCR1B   _SFR_IO16(0x28)
133#define OCR1BL  _SFR_IO8(0x28)
134#define OCR1BH  _SFR_IO8(0x29)
135
136/* Timer/Counter1 Output Compare Register A */
137#define OCR1A   _SFR_IO16(0x2A)
138#define OCR1AL  _SFR_IO8(0x2A)
139#define OCR1AH  _SFR_IO8(0x2B)
140
141/* Timer/Counter 1 */
142#define TCNT1   _SFR_IO16(0x2C)
143#define TCNT1L  _SFR_IO8(0x2C)
144#define TCNT1H  _SFR_IO8(0x2D)
145
146/* Timer/Counter 1 Control and Status Register */
147#define TCCR1B  _SFR_IO8(0x2E)
148
149/* Timer/Counter 1 Control Register */
150#define TCCR1A  _SFR_IO8(0x2F)
151
152/* Timer/Counter 0 */
153#define TCNT0   _SFR_IO8(0x32)
154
155/* Timer/Counter 0 Control Register */
156#define TCCR0   _SFR_IO8(0x33)
157
158/* MCU general Control Register */
159#define MCUCR   _SFR_IO8(0x35)
160
161/* Timer/Counter Interrupt Flag Register */
162#define TIFR    _SFR_IO8(0x38)
163
164/* Timer/Counter Interrupt MaSK register */
165#define TIMSK   _SFR_IO8(0x39)
166
167/* General Interrupt Control Register */
168#define GIFR    _SFR_IO8(0x3A)
169
170/* General Interrupt Mask register */
171#define GIMSK   _SFR_IO8(0x3B)
172
173/* Interrupt vectors */
174
175#define SIG_INTERRUPT0          _VECTOR(1)
176#define SIG_INTERRUPT1          _VECTOR(2)
177#define SIG_TIMER1_CAPT1        _VECTOR(3)
178#define SIG_INPUT_CAPTURE1      _VECTOR(3)
179#define SIG_OUTPUT_COMPARE1A            _VECTOR(4)
180#define SIG_OUTPUT_COMPARE1B            _VECTOR(5)
181#define SIG_OVERFLOW1           _VECTOR(6)
182#define SIG_OVERFLOW0           _VECTOR(7)
183#define SIG_SPI                         _VECTOR(8)
184#define SIG_UART_RECV           _VECTOR(9)
185#define SIG_UART_DATA           _VECTOR(10)
186#define SIG_UART_TRANS          _VECTOR(11)
187#define SIG_USB_INT         _VECTOR(12)
188
189#define _VECTORS_SIZE 52
190
191/*
192   The Register Bit names are represented by their bit number (0-7).
193*/
194
195/* Timer/Counter Interrupt MaSK register */
196#define    TICIE1       3
197#define    OCIE1A       6
198#define    OCIE1B       5
199#define    TOIE1        7
200#define    TOIE0        1
201
202/* Timer/Counter Interrupt Flag Register */
203#define    ICF1         3
204#define    OCF1A        6
205#define    OCF1B        5
206#define    TOV1         7
207#define    TOV0         1
208
209/* MCU general Control Register */
210#define    SE           5
211#define    SM           4
212#define    ISC11        3
213#define    ISC10        2
214#define    ISC01        1
215#define    ISC00        0
216
217/* Timer/Counter 0 Control Register */
218#define    CS02         2
219#define    CS01         1
220#define    CS00         0
221
222
223/* Timer/Counter 1 Control Register */
224#define    COM1A1       7
225#define    COM1A0       6
226#define    COM1B1       5
227#define    COM1B0       4
228#define    PWM11        1
229#define    PWM10        0
230
231/* Timer/Counter 1 Control and Status Register */
232#define    ICNC1        7
233#define    ICES1        6
234#define    CTC1         3
235#define    CS12         2
236#define    CS11         1
237#define    CS10         0
238
239/* Watchdog Timer Control Register */
240#define    WDTOE        4
241#define    WDE          3
242#define    WDP2         2
243#define    WDP1         1
244#define    WDP0         0
245
246/* Data Register, Port A */
247#define    PA7          7
248#define    PA6          6
249#define    PA5          5
250#define    PA4          4
251#define    PA3          3
252#define    PA2          2
253#define    PA1          1
254#define    PA0          0
255
256/* Data Direction Register, Port A */
257#define    DDA7         7
258#define    DDA6         6
259#define    DDA5         5
260#define    DDA4         4
261#define    DDA3         3
262#define    DDA2         2
263#define    DDA1         1
264#define    DDA0         0
265
266/* Input Pins, Port A */
267#define    PINA7        7
268#define    PINA6        6
269#define    PINA5        5
270#define    PINA4        4
271#define    PINA3        3
272#define    PINA2        2
273#define    PINA1        1
274#define    PINA0        0
275
276/* Data Register, Port B */
277#define    PB7          7
278#define    PB6          6
279#define    PB5          5
280#define    PB4          4
281#define    PB3          3
282#define    PB2          2
283#define    PB1          1
284#define    PB0          0
285
286/* Data Direction Register, Port B */
287#define    DDB7         7
288#define    DDB6         6
289#define    DDB5         5
290#define    DDB4         4
291#define    DDB3         3
292#define    DDB2         2
293#define    DDB1         1
294#define    DDB0         0
295
296/* Input Pins, Port B */
297#define    PINB7        7
298#define    PINB6        6
299#define    PINB5        5
300#define    PINB4        4
301#define    PINB3        3
302#define    PINB2        2
303#define    PINB1        1
304#define    PINB0        0
305
306/* Data Direction Register, Port C */
307#define    DDC7         7
308#define    DDC6         6
309#define    DDC5         5
310#define    DDC4         4
311#define    DDC3         3
312#define    DDC2         2
313#define    DDC1         1
314#define    DDC0         0
315
316/* Input Pins, Port C */
317#define    PINC7        7
318#define    PINC6        6
319#define    PINC5        5
320#define    PINC4        4
321#define    PINC3        3
322#define    PINC2        2
323#define    PINC1        1
324#define    PINC0        0
325
326/* Data Register, Port C */
327#define    PC7          7
328#define    PC6          6
329#define    PC5          5
330#define    PC4          4
331#define    PC3          3
332#define    PC2          2
333#define    PC1          1
334#define    PC0          0
335
336/* Data Register, Port D */
337#define    PD7          7
338#define    PD6          6
339#define    PD5          5
340#define    PD4          4
341#define    PD3          3
342#define    PD2          2
343#define    PD1          1
344#define    PD0          0
345
346/* Data Direction Register, Port D */
347#define    DDD7         7
348#define    DDD6         6
349#define    DDD5         5
350#define    DDD4         4
351#define    DDD3         3
352#define    DDD2         2
353#define    DDD1         1
354#define    DDD0         0
355
356/* Input Pins, Port D */
357#define    PIND7        7
358#define    PIND6        6
359#define    PIND5        5
360#define    PIND4        4
361#define    PIND3        3
362#define    PIND2        2
363#define    PIND1        1
364#define    PIND0        0
365
366/* Data Register, Port E */
367#define    PE7          7
368#define    PE6          6
369#define    PE5          5
370#define    PE4          4
371#define    PE3          3
372#define    PE2          2
373#define    PE1          1
374#define    PE0          0
375
376/* Data Direction Register, Port E */
377#define    DDE7         7
378#define    DDE6         6
379#define    DDE5         5
380#define    DDE4         4
381#define    DDE3         3
382#define    DDE2         2
383#define    DDE1         1
384#define    DDE0         0
385
386/* Input Pins, Port E */
387#define    PINE7        7
388#define    PINE6        6
389#define    PINE5        5
390#define    PINE4        4
391#define    PINE3        3
392#define    PINE2        2
393#define    PINE1        1
394#define    PINE0        0
395
396/* SPI Status Register */
397#define    SPIF         7
398#define    WCOL         6
399
400/* SPI Control Register */
401#define    SPIE         7
402#define    SPE          6
403#define    DORD         5
404#define    MSTR         4
405#define    CPOL         3
406#define    CPHA         2
407#define    SPR1         1
408#define    SPR0         0
409
410/* UART Status Register */
411#define    RXC          7
412#define    TXC          6
413#define    UDRE         5
414#define    FE           4
415#define    DOR          3
416
417/* UART Control Register */
418#define    RXCIE        7
419#define    TXCIE        6
420#define    UDRIE        5
421#define    RXEN         4
422#define    TXEN         3
423#define    CHR9         2
424#define    RXB8         1
425#define    TXB8         0
426
427/* Constants */
428#define    RAMEND   0x025F     /*Last On-Chip SRAM Location*/
429#define    XRAMEND  RAMEND
430#define    E2END    0x0000
431
432/* FIXME: should be 0x1FFFF for max 128K (64K*16) external program memory,
433   but no RAMPZ causes gcrt1.S build to fail, so assume 64K for now...  */
434#define    FLASHEND 0x0FFFF
435
436#endif /* _AVR_43USB32X_H_ */
Note: See TracBrowser for help on using the repository browser.