source: rtems/c/src/lib/libbsp/powerpc/score603e/PCI_bus/universe.c @ d4ab6611

4.11
Last change on this file since d4ab6611 was d4ab6611, checked in by Joel Sherrill <joel.sherrill@…>, on Oct 15, 2014 at 7:21:20 PM

powerpc/score603e: Fix warnings

  • Property mode set to 100644
File size: 10.0 KB
Line 
1/*
2 *  COPYRIGHT (c) 1989-2009.
3 *  On-Line Applications Research Corporation (OAR).
4 *
5 *  The license and distribution terms for this file may be
6 *  found in the file LICENSE in this distribution or at
7 *  http://www.rtems.org/license/LICENSE.
8 */
9
10#include <rtems.h>
11#include <assert.h>
12#include <stdio.h>
13#include <inttypes.h>
14#include <rtems/bspIo.h>
15
16#include <bsp.h>
17#include "PCI.h"
18
19typedef struct {
20  uint32_t         PCI_ID;                 /* 0x80030000 */
21  uint32_t         PCI_CSR;                /* 0x80030004 */
22  uint32_t         PCI_CLASS;              /* 0x80030008 */
23  uint32_t         PCI_MISC0;              /* 0x8003000C */
24  uint32_t         PCI_BS;                 /* 0x80030010 */
25  uint32_t         Buf_0x80030014[ 0x0A ]; /* 0x80030014 */
26  uint32_t         PCI_MISC1;              /* 0x8003003C */
27  uint32_t         Buf_0x80030040[ 0x30 ]; /* 0x80030040 */
28  uint32_t         LSI0_CTL;               /* 0x80030100 */
29  uint32_t         LSI0_BS;                /* 0x80030104 */
30  uint32_t         LSI0_BD;                /* 0x80030108 */
31  uint32_t         LSI0_TO;                /* 0x8003010C */
32  uint32_t         Buf_0x80030110;         /* 0x80030110 */
33  uint32_t         LSI1_CTL;               /* 0x80030114 */
34  uint32_t         LSI1_BS;                /* 0x80030118 */
35  uint32_t         LSI1_BD;                /* 0x8003011C */
36  uint32_t         LSI1_TO;                /* 0x80030120 */
37  uint32_t         Buf_0x80030124;         /* 0x80030124 */
38  uint32_t         LSI2_CTL;               /* 0x80030128 */
39  uint32_t         LSI2_BS;                /* 0x8003012C */
40  uint32_t         LSI2_BD;                /* 0x80030130 */
41  uint32_t         LSI2_TO;                /* 0x80030134 */
42  uint32_t         Buf_0x80030138;         /* 0x80030138 */
43  uint32_t         LSI3_CTL;               /* 0x8003013C */
44  uint32_t         LSI3_BS;                /* 0x80030140 */
45  uint32_t         LSI3_BD;                /* 0x80030144 */
46  uint32_t         LSI3_TO;                /* 0x80030148 */
47  uint32_t         Buf_0x8003014C[ 0x09 ]; /* 0x8003014C */
48  uint32_t         SCYC_CTL;               /* 0x80030170 */
49  uint32_t         SCYC_ADDR;              /* 0x80030174 */
50  uint32_t         SCYC_EN;                /* 0x80030178 */
51  uint32_t         SCYC_CMP;               /* 0x8003017C */
52  uint32_t         SCYC_SWP;               /* 0x80030180 */
53  uint32_t         LMISC;                  /* 0x80030184 */
54  uint32_t         SLSI;                   /* 0x80030188 */
55  uint32_t         L_CMDERR;               /* 0x8003018C */
56  uint32_t         LAERR;                  /* 0x80030190 */
57  uint32_t         Buf_0x80030194[ 0x1B ]; /* 0x80030194 */
58  uint32_t         DCTL;                   /* 0x80030200 */
59  uint32_t         DTBC;                   /* 0x80030204 */
60  uint32_t         DLA;                    /* 0x80030208 */
61  uint32_t         Buf_0x8003020C;         /* 0x8003020C */
62  uint32_t         DVA;                    /* 0x80030210 */
63  uint32_t         Buf_0x80030214;         /* 0x80030214 */
64  uint32_t         DCPP;                   /* 0x80030218 */
65  uint32_t         Buf_0x8003021C;         /* 0x8003021C */
66  uint32_t         DGCS;                   /* 0x80030220 */
67  uint32_t         D_LLUE;                 /* 0x80030224 */
68  uint32_t         Buf_0x80030228[ 0x36 ]; /* 0x80030228 */
69  uint32_t         LINT_EN;                /* 0x80030300 */
70  uint32_t         LINT_STAT;              /* 0x80030304 */
71  uint32_t         LINT_MAP0;              /* 0x80030308 */
72  uint32_t         LINT_MAP1;              /* 0x8003030C */
73  uint32_t         VINT_EN;                /* 0x80030310 */
74  uint32_t         VINT_STAT;              /* 0x80030314 */
75  uint32_t         VINT_MAP0;              /* 0x80030318 */
76  uint32_t         VINT_MAP1;              /* 0x8003031C */
77  uint32_t         STATID;                 /* 0x80030320 */
78  uint32_t         V1_STATID;              /* 0x80030324 */
79  uint32_t         V2_STATID;              /* 0x80030328 */
80  uint32_t         V3_STATID;              /* 0x8003032C */
81  uint32_t         V4_STATID;              /* 0x80030330 */
82  uint32_t         V5_STATID;              /* 0x80030334 */
83  uint32_t         V6_STATID;              /* 0x80030338 */
84  uint32_t         V7_STATID;              /* 0x8003033C */
85  uint32_t         Buf_0x80030340[ 0x30 ]; /* 0x80030340 */
86  uint32_t         MAST_CTL;               /* 0x80030400 */
87  uint32_t         MISC_CTL;               /* 0x80030404 */
88  uint32_t         MISC_STAT;              /* 0x80030408 */
89  uint32_t         USER_AM;                /* 0x8003040C */
90  uint32_t         Buf_0x80030410[ 0x2bc ];/* 0x80030410 */
91  uint32_t         VSI0_CTL;               /* 0x80030F00 */
92  uint32_t         VSI0_BS;                /* 0x80030F04 */
93  uint32_t         VSI0_BD;                /* 0x80030F08 */
94  uint32_t         VSI0_TO;                /* 0x80030F0C */
95  uint32_t         Buf_0x80030f10;         /* 0x80030F10 */
96  uint32_t         VSI1_CTL;               /* 0x80030F14 */
97  uint32_t         VSI1_BS;                /* 0x80030F18 */
98  uint32_t         VSI1_BD;                /* 0x80030F1C */
99  uint32_t         VSI1_TO;                /* 0x80030F20 */
100  uint32_t         Buf_0x80030F24;         /* 0x80030F24 */
101  uint32_t         VSI2_CTL;               /* 0x80030F28 */
102  uint32_t         VSI2_BS;                /* 0x80030F2C */
103  uint32_t         VSI2_BD;                /* 0x80030F30 */
104  uint32_t         VSI2_TO;                /* 0x80030F34 */
105  uint32_t         Buf_0x80030F38;         /* 0x80030F38 */
106  uint32_t         VSI3_CTL;               /* 0x80030F3C */
107  uint32_t         VSI3_BS;                /* 0x80030F40 */
108  uint32_t         VSI3_BD;                /* 0x80030F44 */
109  uint32_t         VSI3_TO;                /* 0x80030F48 */
110  uint32_t         Buf_0x80030F4C[ 0x9 ];  /* 0x80030F4C */
111  uint32_t         VRAI_CTL;               /* 0x80030F70 */
112  uint32_t         VRAI_BS;                /* 0x80030F74 */
113  uint32_t         Buf_0x80030F78[ 0x2 ];  /* 0x80030F78 */
114  uint32_t         VCSR_CTL;               /* 0x80030F80 */
115  uint32_t         VCSR_TO;                /* 0x80030F84 */
116  uint32_t         V_AMERR;                /* 0x80030F88 */
117  uint32_t         VAERR;                  /* 0x80030F8C */
118  uint32_t         Buf_0x80030F90[ 0x19 ]; /* 0x80030F90 */
119  uint32_t         VCSR_CLR;               /* 0x80030FF4 */
120  uint32_t         VCSR_SET;               /* 0x80030FF8 */
121  uint32_t         VCSR_BS;                /* 0x80030FFC */
122} Universe_Memory;
123
124volatile Universe_Memory *UNIVERSE =
125                         (volatile Universe_Memory *)SCORE603E_UNIVERSE_BASE;
126
127/********************************************************************
128 ********************************************************************
129 *********                                                  *********
130 *********                                                  *********
131 *********                                                  *********
132 ********************************************************************
133 ********************************************************************/
134
135/*
136 * Initializes the UNIVERSE chip.  This routine is called automatically
137 * by the boot code.  This routine should be called by user code only if
138 * a complete SCORE603e VME initialization is required.
139 */
140void initialize_universe(void)
141{
142  uint32_t         jumper_selection;
143  uint32_t         pci_id;
144
145  /*
146   * Read the VME jumper location to determine the VME base address
147   */
148  jumper_selection = PCI_bus_read(
149                     (volatile uint32_t*)SCORE603E_VME_JUMPER_ADDR );
150  printk("initialize_universe: Read 0x%x = 0x%x\n",
151          SCORE603E_VME_JUMPER_ADDR, jumper_selection);
152  jumper_selection = (jumper_selection >> 3) & 0x1f;
153
154  /*
155   * Verify the UNIVERSE CHIP ID
156   */
157   pci_id = Read_pci_device_register( SCORE603E_IO_VME_UNIVERSE_BASE );
158
159   /*
160    * compare to known ID
161    */
162   if (pci_id !=  SCORE603E_UNIVERSE_CHIP_ID ){
163     printk ("Invalid SCORE603E_UNIVERSE_CHIP_ID: 0x08%" PRId32 "\n", pci_id);
164     rtems_fatal_error_occurred( 0x603e0bad );
165   } else {
166     printk("initialize_universe: Reg 0x%x read 0x%x\n",
167     SCORE603E_IO_VME_UNIVERSE_BASE, pci_id );
168   }
169
170   /*
171    * Do not modify the DINK setup of the universe chip.
172    */
173}
174
175/*
176 * Set the slave VME base address to the specified base address.
177 * Note: Lower 12 bits[11:0] will be masked out prior to setting the VMEbus
178 *       Slave Image 0 registers.
179 */
180void set_vme_base_address (
181  uint32_t         base_address
182)
183{
184  volatile uint32_t         temp;
185
186  /*
187   * Calculate the current size of the Slave VME image 0
188   */
189  temp = ( PCI_bus_read( &UNIVERSE->VSI0_BD) & 0xFFFFF000) -
190          ( PCI_bus_read( &UNIVERSE->VSI0_BS) & 0xFFFFF000);
191
192  /*
193   * Set the VMEbus Slave Image 0 Base Address to be
194   * the specifed base address on VSI0_BS register.
195   */
196   PCI_bus_write( &UNIVERSE->VSI0_BS, (base_address & 0xFFFFF000) );
197
198  /*
199   * Update the VMEbus Slave Image 0 Bound Address.
200   */
201  PCI_bus_write( &UNIVERSE->VSI0_BD, temp );
202
203  /*
204   * Update the VMEbus Slave Image 0 Translation Offset
205   */
206  temp = 0xFFFFFFFF - (base_address & 0xFFFFF000) + 1 + 0x80000000;
207  PCI_bus_write( &UNIVERSE->VSI0_TO, temp );
208}
209
210/*
211 * Gets the VME base address
212 */
213static uint32_t get_vme_base_address (void)
214{
215  volatile uint32_t         temp;
216
217  temp = PCI_bus_read( &UNIVERSE->VSI0_BS );
218  temp &= 0xFFFFF000;
219  return (temp);
220}
221
222uint32_t get_vme_slave_size(void)
223{
224  volatile uint32_t         temp;
225  temp  =  PCI_bus_read( &UNIVERSE->VSI0_BD);
226  temp &= 0xFFFFF000;
227  temp  = temp - get_vme_base_address ();
228  return temp;
229}
230
231/*
232 * Set the size of the VME slave image
233 * Note: The maximum size is up to 24 M bytes. (00000000 - 017FFFFF)
234 */
235void set_vme_slave_size (uint32_t size)
236{
237  volatile uint32_t         temp;
238
239  if (size<0)
240    size = 0;
241
242  if (size > 0x17FFFFF)
243    size = 0x17FFFFF;
244
245  /*
246   * Read the VME slave image base address
247   */
248  temp = get_vme_base_address ();
249
250  /*
251   * Update the VMEbus Slave Image 0 Bound Address.
252   */
253  temp = temp + (size & 0xFFFFF000);
254  PCI_bus_write( &UNIVERSE->VSI0_BD, temp );
255}
Note: See TracBrowser for help on using the repository browser.