source: rtems/c/src/lib/libbsp/powerpc/score603e/PCI_bus/universe.c @ 76e552d3

4.104.114.84.9
Last change on this file since 76e552d3 was f05b2ac, checked in by Ralf Corsepius <ralf.corsepius@…>, on Apr 21, 2004 at 4:01:48 PM

Remove duplicate white lines.

  • Property mode set to 100644
File size: 12.6 KB
Line 
1/*
2 *
3 *  COPYRIGHT (c) 1989, 1990, 1991, 1992, 1993, 1994, 1997.
4 *  On-Line Applications Research Corporation (OAR).
5 *
6 * $Id$
7 */
8
9#include <rtems.h>
10#include <assert.h>
11#include <stdio.h>
12
13#include <bsp.h>
14#include "PCI.h"
15
16/********************************************************************
17 ********************************************************************
18 *********                                                  *********
19 *********                  Prototypes                      *********
20 *********                                                  *********
21 ********************************************************************
22 ********************************************************************/
23
24/********************************************************************
25 ********************************************************************
26 *********                                                  *********
27 *********                                                  *********
28 *********                                                  *********
29 ********************************************************************
30 ********************************************************************/
31
32typedef struct {
33  uint32_t         PCI_ID;                 /* 0x80030000 */
34  uint32_t         PCI_CSR;                /* 0x80030004 */
35  uint32_t         PCI_CLASS;              /* 0x80030008 */
36  uint32_t         PCI_MISC0;              /* 0x8003000C */
37  uint32_t         PCI_BS;                 /* 0x80030010 */
38  uint32_t         Buf_0x80030014[ 0x0A ]; /* 0x80030014 */
39  uint32_t         PCI_MISC1;              /* 0x8003003C */
40  uint32_t         Buf_0x80030040[ 0x30 ]; /* 0x80030040 */
41  uint32_t         LSI0_CTL;               /* 0x80030100 */
42  uint32_t         LSI0_BS;                /* 0x80030104 */
43  uint32_t         LSI0_BD;                /* 0x80030108 */
44  uint32_t         LSI0_TO;                /* 0x8003010C */
45  uint32_t         Buf_0x80030110;         /* 0x80030110 */
46  uint32_t         LSI1_CTL;               /* 0x80030114 */
47  uint32_t         LSI1_BS;                /* 0x80030118 */
48  uint32_t         LSI1_BD;                /* 0x8003011C */
49  uint32_t         LSI1_TO;                /* 0x80030120 */
50  uint32_t         Buf_0x80030124;         /* 0x80030124 */
51  uint32_t         LSI2_CTL;               /* 0x80030128 */
52  uint32_t         LSI2_BS;                /* 0x8003012C */
53  uint32_t         LSI2_BD;                /* 0x80030130 */
54  uint32_t         LSI2_TO;                /* 0x80030134 */
55  uint32_t         Buf_0x80030138;         /* 0x80030138 */
56  uint32_t         LSI3_CTL;               /* 0x8003013C */
57  uint32_t         LSI3_BS;                /* 0x80030140 */
58  uint32_t         LSI3_BD;                /* 0x80030144 */
59  uint32_t         LSI3_TO;                /* 0x80030148 */
60  uint32_t         Buf_0x8003014C[ 0x09 ]; /* 0x8003014C */
61  uint32_t         SCYC_CTL;               /* 0x80030170 */
62  uint32_t         SCYC_ADDR;              /* 0x80030174 */
63  uint32_t         SCYC_EN;                /* 0x80030178 */
64  uint32_t         SCYC_CMP;               /* 0x8003017C */
65  uint32_t         SCYC_SWP;               /* 0x80030180 */
66  uint32_t         LMISC;                  /* 0x80030184 */
67  uint32_t         SLSI;                   /* 0x80030188 */
68  uint32_t         L_CMDERR;               /* 0x8003018C */
69  uint32_t         LAERR;                  /* 0x80030190 */
70  uint32_t         Buf_0x80030194[ 0x1B ]; /* 0x80030194 */
71  uint32_t         DCTL;                   /* 0x80030200 */
72  uint32_t         DTBC;                   /* 0x80030204 */
73  uint32_t         DLA;                    /* 0x80030208 */
74  uint32_t         Buf_0x8003020C;         /* 0x8003020C */
75  uint32_t         DVA;                    /* 0x80030210 */
76  uint32_t         Buf_0x80030214;         /* 0x80030214 */
77  uint32_t         DCPP;                   /* 0x80030218 */
78  uint32_t         Buf_0x8003021C;         /* 0x8003021C */
79  uint32_t         DGCS;                   /* 0x80030220 */
80  uint32_t         D_LLUE;                 /* 0x80030224 */
81  uint32_t         Buf_0x80030228[ 0x36 ]; /* 0x80030228 */
82  uint32_t         LINT_EN;                /* 0x80030300 */
83  uint32_t         LINT_STAT;              /* 0x80030304 */
84  uint32_t         LINT_MAP0;              /* 0x80030308 */
85  uint32_t         LINT_MAP1;              /* 0x8003030C */
86  uint32_t         VINT_EN;                /* 0x80030310 */
87  uint32_t         VINT_STAT;              /* 0x80030314 */
88  uint32_t         VINT_MAP0;              /* 0x80030318 */
89  uint32_t         VINT_MAP1;              /* 0x8003031C */
90  uint32_t         STATID;                 /* 0x80030320 */
91  uint32_t         V1_STATID;              /* 0x80030324 */
92  uint32_t         V2_STATID;              /* 0x80030328 */
93  uint32_t         V3_STATID;              /* 0x8003032C */
94  uint32_t         V4_STATID;              /* 0x80030330 */
95  uint32_t         V5_STATID;              /* 0x80030334 */
96  uint32_t         V6_STATID;              /* 0x80030338 */
97  uint32_t         V7_STATID;              /* 0x8003033C */
98  uint32_t         Buf_0x80030340[ 0x30 ]; /* 0x80030340 */
99  uint32_t         MAST_CTL;               /* 0x80030400 */
100  uint32_t         MISC_CTL;               /* 0x80030404 */
101  uint32_t         MISC_STAT;              /* 0x80030408 */
102  uint32_t         USER_AM;                /* 0x8003040C */
103  uint32_t         Buf_0x80030410[ 0x2bc ];/* 0x80030410 */
104  uint32_t         VSI0_CTL;               /* 0x80030F00 */
105  uint32_t         VSI0_BS;                /* 0x80030F04 */
106  uint32_t         VSI0_BD;                /* 0x80030F08 */
107  uint32_t         VSI0_TO;                /* 0x80030F0C */
108  uint32_t         Buf_0x80030f10;         /* 0x80030F10 */
109  uint32_t         VSI1_CTL;               /* 0x80030F14 */
110  uint32_t         VSI1_BS;                /* 0x80030F18 */
111  uint32_t         VSI1_BD;                /* 0x80030F1C */
112  uint32_t         VSI1_TO;                /* 0x80030F20 */
113  uint32_t         Buf_0x80030F24;         /* 0x80030F24 */
114  uint32_t         VSI2_CTL;               /* 0x80030F28 */
115  uint32_t         VSI2_BS;                /* 0x80030F2C */
116  uint32_t         VSI2_BD;                /* 0x80030F30 */
117  uint32_t         VSI2_TO;                /* 0x80030F34 */
118  uint32_t         Buf_0x80030F38;         /* 0x80030F38 */
119  uint32_t         VSI3_CTL;               /* 0x80030F3C */
120  uint32_t         VSI3_BS;                /* 0x80030F40 */
121  uint32_t         VSI3_BD;                /* 0x80030F44 */
122  uint32_t         VSI3_TO;                /* 0x80030F48 */
123  uint32_t         Buf_0x80030F4C[ 0x9 ];  /* 0x80030F4C */
124  uint32_t         VRAI_CTL;               /* 0x80030F70 */
125  uint32_t         VRAI_BS;                /* 0x80030F74 */
126  uint32_t         Buf_0x80030F78[ 0x2 ];  /* 0x80030F78 */
127  uint32_t         VCSR_CTL;               /* 0x80030F80 */
128  uint32_t         VCSR_TO;                /* 0x80030F84 */
129  uint32_t         V_AMERR;                /* 0x80030F88 */
130  uint32_t         VAERR;                  /* 0x80030F8C */
131  uint32_t         Buf_0x80030F90[ 0x19 ]; /* 0x80030F90 */
132  uint32_t         VCSR_CLR;               /* 0x80030FF4 */
133  uint32_t         VCSR_SET;               /* 0x80030FF8 */
134  uint32_t         VCSR_BS;                /* 0x80030FFC */
135} Universe_Memory;
136
137volatile Universe_Memory *UNIVERSE =
138                         (volatile Universe_Memory *)SCORE603E_UNIVERSE_BASE;
139
140/********************************************************************
141 ********************************************************************
142 *********                                                  *********
143 *********                                                  *********
144 *********                                                  *********
145 ********************************************************************
146 ********************************************************************/
147
148/*
149 * Initializes the UNIVERSE chip.  This routine is called automatically
150 * by the boot code.  This routine should be called by user code only if
151 * a complete SCORE603e VME initialization is required.
152 */
153
154void initialize_universe()
155{
156  uint32_t         jumper_selection;
157  uint32_t         pci_id;
158#if (SCORE603E_USE_SDS) | (SCORE603E_USE_OPEN_FIRMWARE) | (SCORE603E_USE_NONE)
159  volatile uint32_t         universe_temp_value;
160#endif
161
162  /*
163   * Read the VME jumper location to determine the VME base address
164   */
165  jumper_selection = PCI_bus_read(
166                     (volatile uint32_t*)SCORE603E_VME_JUMPER_ADDR );
167  jumper_selection = (jumper_selection >> 3) & 0x1f;
168
169  /*
170   * Verify the UNIVERSE CHIP ID
171   */
172   pci_id = Read_pci_device_register( SCORE603E_IO_VME_UNIVERSE_BASE );
173
174   /*
175    * compare to known ID
176    */
177   if (pci_id !=  SCORE603E_UNIVERSE_CHIP_ID ){
178     DEBUG_puts ("Invalid SCORE603E_UNIVERSE_CHIP_ID: ");
179     rtems_fatal_error_occurred( 0x603e0bad );
180   }
181
182#if (SCORE603E_USE_SDS) | (SCORE603E_USE_OPEN_FIRMWARE) | (SCORE603E_USE_NONE)
183
184   /*
185    * Set the UNIVERSE PCI Configuration Base Address Register with 0x30001
186    * to specifies the 64 Kbyte aligned base address of the UNIVERSE register
187    * space on PCI to be 0x30000 + 0x80000000 (IO_BASE)
188    */
189   Write_pci_device_register( SCORE603E_IO_VME_UNIVERSE_BASE+0x10,0x30001 );
190
191   /*
192    * Set the UNIVERSE PCI Configuration Space Control and Status Register to
193    * medium speed device, Target Back to Back Capable, Master Enable, Target
194    * Memory Enable and Target IO Enable
195    */
196   Write_pci_device_register( SCORE603E_IO_VME_UNIVERSE_BASE+0x4, 0x2800007 );
197
198   /*
199    * Turn off the sysfail by setting SYSFAIL bit to 1 on the VCSR_CLR register
200    */
201   PCI_bus_write( &UNIVERSE->VCSR_CLR, 0x40000000 );
202
203   /*
204    * Set the VMEbus Master Control register with retry forever, 256 bytes
205    * posted write transfer count, VMEbus request level 3, RWD, PCI 32 bytes
206    * aligned burst size and PCI bus number to be zero
207    */
208   PCI_bus_write( &UNIVERSE->MAST_CTL, 0x01C00000 );
209
210   /*
211    * VMEbus DMA Transfer Control register with 32 bit VMEbus Maximum Data
212    * width, A32 VMEbus Address Space, AM code to be data, none-privilleged,
213    * single and BLT cycles on VME bus and 64-bit PCI Bus Transactions enable
214    PCI_bus_write( &UNIVERSE->DCTL, 0x00820180 );
215    */
216
217   PCI_bus_write( &UNIVERSE->LSI0_CTL, 0x80700040 );
218   PCI_bus_write( &UNIVERSE->LSI0_BS,  0x04000000 );
219   PCI_bus_write( &UNIVERSE->LSI0_BD,  0x05000000 );
220   PCI_bus_write( &UNIVERSE->LSI0_TO,  0x7C000000 );
221
222   /*
223    * Remove the Universe from VMEbus BI-Mode (bus-isolation).  Once out of
224    * BI-Mode VMEbus accesses can be made.
225    */
226
227   universe_temp_value = PCI_bus_read( &UNIVERSE->MISC_CTL );
228
229   if (universe_temp_value & 0x100000)
230     PCI_bus_write( &UNIVERSE->MISC_CTL,(universe_temp_value | ~0xFF0FFFFF));
231
232#elif (SCORE603E_USE_DINK)
233   /*
234    * Do not modify the DINK setup of the universe chip.
235    */
236
237#else
238#error "SCORE603E BSPSTART.C -- what ROM monitor are you using"
239#endif
240
241}
242
243/*
244 * Set the slave VME base address to the specified base address.
245 * Note: Lower 12 bits[11:0] will be masked out prior to setting the VMEbus
246 *       Slave Image 0 registers.
247 */
248void set_vme_base_address (
249  uint32_t         base_address
250)
251{
252  volatile uint32_t         temp;
253
254  /*
255   * Calculate the current size of the Slave VME image 0
256   */
257  temp = ( PCI_bus_read( &UNIVERSE->VSI0_BD) & 0xFFFFF000) -
258          ( PCI_bus_read( &UNIVERSE->VSI0_BS) & 0xFFFFF000);
259
260  /*
261   * Set the VMEbus Slave Image 0 Base Address to be
262   * the specifed base address on VSI0_BS register.
263   */
264   PCI_bus_write( &UNIVERSE->VSI0_BS, (base_address & 0xFFFFF000) );
265
266  /*
267   * Update the VMEbus Slave Image 0 Bound Address.
268   */
269  PCI_bus_write( &UNIVERSE->VSI0_BD, temp );
270
271  /*
272   * Update the VMEbus Slave Image 0 Translation Offset
273   */
274  temp = 0xFFFFFFFF - (base_address & 0xFFFFF000) + 1 + 0x80000000;
275  PCI_bus_write( &UNIVERSE->VSI0_TO, temp );
276}
277
278/*
279 * Gets the VME base address
280 */
281uint32_t         get_vme_base_address ()
282{
283  volatile uint32_t         temp;
284
285  temp = PCI_bus_read( &UNIVERSE->VSI0_BS );
286  temp &= 0xFFFFF000;
287  return (temp);
288}
289
290uint32_t         get_vme_slave_size()
291{
292  volatile uint32_t         temp;
293  temp  =  PCI_bus_read( &UNIVERSE->VSI0_BD);
294  temp &= 0xFFFFF000;
295  temp  = temp - get_vme_base_address ();
296  return temp;
297}
298
299/*
300 * Set the size of the VME slave image
301 * Note: The maximum size is up to 24 M bytes. (00000000 - 017FFFFF)
302 */
303void set_vme_slave_size (uint32_t         size)
304{
305  volatile uint32_t         temp;
306
307  if (size<0)
308    size = 0;
309
310  if (size > 0x17FFFFF)
311    size = 0x17FFFFF;
312
313  /*
314   * Read the VME slave image base address
315   */
316  temp = get_vme_base_address ();
317
318  /*
319   * Update the VMEbus Slave Image 0 Bound Address.
320   */
321  temp = temp + (size & 0xFFFFF000);
322  PCI_bus_write( &UNIVERSE->VSI0_BD, temp );
323}
Note: See TracBrowser for help on using the repository browser.