source: rtems/c/src/lib/libbsp/powerpc/qoriq/irq/irq.c @ 77c81016

5
Last change on this file since 77c81016 was 77c81016, checked in by Sebastian Huber <sebastian.huber@…>, on 08/10/17 at 12:14:26

bsp/qoriq: 64-bit support for interrupt controller

Update #3082.

  • Property mode set to 100644
File size: 7.4 KB
Line 
1/**
2 * @file
3 *
4 * @ingroup QorIQ
5 *
6 * @brief Interrupt implementation.
7 */
8
9/*
10 * Copyright (c) 2010-2015 embedded brains GmbH.  All rights reserved.
11 *
12 *  embedded brains GmbH
13 *  Dornierstr. 4
14 *  82178 Puchheim
15 *  Germany
16 *  <rtems@embedded-brains.de>
17 *
18 * The license and distribution terms for this file may be
19 * found in the file LICENSE in this distribution or at
20 * http://www.rtems.org/license/LICENSE.
21 */
22
23#include <sys/param.h>
24
25#include <rtems.h>
26
27#include <libcpu/powerpc-utility.h>
28
29#include <bsp.h>
30#include <bsp/irq.h>
31#include <bsp/irq-generic.h>
32#include <bsp/vectors.h>
33#include <bsp/utility.h>
34#include <bsp/qoriq.h>
35
36#define VPR_MSK BSP_BBIT32(0)
37#define VPR_A BSP_BBIT32(1)
38#define VPR_P BSP_BBIT32(8)
39#define VPR_S BSP_BBIT32(9)
40#define VPR_PRIORITY(val) BSP_BFLD32(val, 12, 15)
41#define VPR_PRIORITY_GET(reg) BSP_BFLD32GET(reg, 12, 15)
42#define VPR_PRIORITY_SET(reg, val) BSP_BFLD32SET(reg, val, 12, 15)
43#define VPR_VECTOR(val) BSP_BFLD32(val, 16, 31)
44#define VPR_VECTOR_GET(reg) BSP_BFLD32GET(reg, 16, 31)
45#define VPR_VECTOR_SET(reg, val) BSP_BFLD32SET(reg, val, 16, 31)
46
47#define GCR_RST BSP_BBIT32(0)
48#define GCR_M BSP_BBIT32(2)
49
50#define SPURIOUS 0xffff
51
52RTEMS_INTERRUPT_LOCK_DEFINE(static, lock, "QorIQ IRQ")
53
54#define SRC_CFG_IDX(i) ((i) - QORIQ_IRQ_EXT_BASE)
55
56static const uint16_t src_cfg_offsets [] = {
57        [SRC_CFG_IDX(QORIQ_IRQ_EXT_0)] = 0x10000 >> 4,
58        [SRC_CFG_IDX(QORIQ_IRQ_EXT_1)] = 0x10020 >> 4,
59        [SRC_CFG_IDX(QORIQ_IRQ_EXT_2)] = 0x10040 >> 4,
60        [SRC_CFG_IDX(QORIQ_IRQ_EXT_3)] = 0x10060 >> 4,
61        [SRC_CFG_IDX(QORIQ_IRQ_EXT_4)] = 0x10080 >> 4,
62        [SRC_CFG_IDX(QORIQ_IRQ_EXT_5)] = 0x100a0 >> 4,
63        [SRC_CFG_IDX(QORIQ_IRQ_EXT_6)] = 0x100c0 >> 4,
64        [SRC_CFG_IDX(QORIQ_IRQ_EXT_7)] = 0x100e0 >> 4,
65        [SRC_CFG_IDX(QORIQ_IRQ_EXT_8)] = 0x10100 >> 4,
66        [SRC_CFG_IDX(QORIQ_IRQ_EXT_9)] = 0x10120 >> 4,
67        [SRC_CFG_IDX(QORIQ_IRQ_EXT_10)] = 0x10140 >> 4,
68        [SRC_CFG_IDX(QORIQ_IRQ_EXT_11)] = 0x10160 >> 4,
69        [SRC_CFG_IDX(QORIQ_IRQ_IPI_0)] = 0x010a0 >> 4,
70        [SRC_CFG_IDX(QORIQ_IRQ_IPI_1)] = 0x010b0 >> 4,
71        [SRC_CFG_IDX(QORIQ_IRQ_IPI_2)] = 0x010c0 >> 4,
72        [SRC_CFG_IDX(QORIQ_IRQ_IPI_3)] = 0x010d0 >> 4,
73        [SRC_CFG_IDX(QORIQ_IRQ_MI_0)] = 0x11600 >> 4,
74        [SRC_CFG_IDX(QORIQ_IRQ_MI_1)] = 0x11620 >> 4,
75        [SRC_CFG_IDX(QORIQ_IRQ_MI_2)] = 0x11640 >> 4,
76        [SRC_CFG_IDX(QORIQ_IRQ_MI_3)] = 0x11660 >> 4,
77        [SRC_CFG_IDX(QORIQ_IRQ_MI_4)] = 0x11680 >> 4,
78        [SRC_CFG_IDX(QORIQ_IRQ_MI_5)] = 0x116a0 >> 4,
79        [SRC_CFG_IDX(QORIQ_IRQ_MI_6)] = 0x116c0 >> 4,
80        [SRC_CFG_IDX(QORIQ_IRQ_MI_7)] = 0x116e0 >> 4,
81        [SRC_CFG_IDX(QORIQ_IRQ_MSI_0)] = 0x11c00 >> 4,
82        [SRC_CFG_IDX(QORIQ_IRQ_MSI_1)] = 0x11c20 >> 4,
83        [SRC_CFG_IDX(QORIQ_IRQ_MSI_2)] = 0x11c40 >> 4,
84        [SRC_CFG_IDX(QORIQ_IRQ_MSI_3)] = 0x11c60 >> 4,
85        [SRC_CFG_IDX(QORIQ_IRQ_MSI_4)] = 0x11c80 >> 4,
86        [SRC_CFG_IDX(QORIQ_IRQ_MSI_5)] = 0x11ca0 >> 4,
87        [SRC_CFG_IDX(QORIQ_IRQ_MSI_6)] = 0x11cc0 >> 4,
88        [SRC_CFG_IDX(QORIQ_IRQ_MSI_7)] = 0x11ce0 >> 4,
89        [SRC_CFG_IDX(QORIQ_IRQ_GT_A_0)] = 0x01120 >> 4,
90        [SRC_CFG_IDX(QORIQ_IRQ_GT_A_1)] = 0x01160 >> 4,
91        [SRC_CFG_IDX(QORIQ_IRQ_GT_A_2)] = 0x011a0 >> 4,
92        [SRC_CFG_IDX(QORIQ_IRQ_GT_A_3)] = 0x011e0 >> 4,
93        [SRC_CFG_IDX(QORIQ_IRQ_GT_B_0)] = 0x02120 >> 4,
94        [SRC_CFG_IDX(QORIQ_IRQ_GT_B_1)] = 0x02160 >> 4,
95        [SRC_CFG_IDX(QORIQ_IRQ_GT_B_2)] = 0x021a0 >> 4,
96        [SRC_CFG_IDX(QORIQ_IRQ_GT_B_3)] = 0x021e0 >> 4
97};
98
99static volatile qoriq_pic_src_cfg *get_src_cfg(rtems_vector_number vector)
100{
101        uint32_t n = MIN(RTEMS_ARRAY_SIZE(qoriq.pic.ii_0), QORIQ_IRQ_EXT_BASE);
102
103        if (vector < n) {
104                return &qoriq.pic.ii_0 [vector];
105        } else if (vector < QORIQ_IRQ_EXT_BASE) {
106                return &qoriq.pic.ii_1 [vector - n];
107        } else {
108                uintptr_t offs = ((uintptr_t)
109                        src_cfg_offsets [vector - QORIQ_IRQ_EXT_BASE]) << 4;
110
111                return (volatile qoriq_pic_src_cfg *) ((uintptr_t) &qoriq.pic + offs);
112        }
113}
114
115rtems_status_code qoriq_pic_set_priority(
116        rtems_vector_number vector,
117        int new_priority,
118        int *old_priority
119)
120{
121        rtems_status_code sc = RTEMS_SUCCESSFUL;
122        uint32_t old_vpr = 0;
123
124        if (bsp_interrupt_is_valid_vector(vector)) {
125                volatile qoriq_pic_src_cfg *src_cfg = get_src_cfg(vector);
126
127                if (QORIQ_PIC_PRIORITY_IS_VALID(new_priority)) {
128                        rtems_interrupt_lock_context lock_context;
129
130                        rtems_interrupt_lock_acquire(&lock, &lock_context);
131                        old_vpr = src_cfg->vpr;
132                        src_cfg->vpr = VPR_PRIORITY_SET(old_vpr, (uint32_t) new_priority);
133                        rtems_interrupt_lock_release(&lock, &lock_context);
134                } else if (new_priority < 0) {
135                        old_vpr = src_cfg->vpr;
136                } else {
137                        sc = RTEMS_INVALID_PRIORITY;
138                }
139        } else {
140                sc = RTEMS_INVALID_ID;
141        }
142
143        if (old_priority != NULL) {
144                *old_priority = (int) VPR_PRIORITY_GET(old_vpr);
145        }
146
147        return sc;
148}
149
150void bsp_interrupt_set_affinity(
151        rtems_vector_number vector,
152        const Processor_mask *affinity
153)
154{
155        volatile qoriq_pic_src_cfg *src_cfg = get_src_cfg(vector);
156
157        src_cfg->dr = _Processor_mask_To_uint32_t(affinity, 0);
158}
159
160void bsp_interrupt_get_affinity(
161        rtems_vector_number vector,
162        Processor_mask *affinity
163)
164{
165        volatile qoriq_pic_src_cfg *src_cfg = get_src_cfg(vector);
166
167        _Processor_mask_From_uint32_t(affinity, src_cfg->dr, 0);
168}
169
170static void pic_vector_enable(rtems_vector_number vector, uint32_t msk)
171{
172        volatile qoriq_pic_src_cfg *src_cfg = get_src_cfg(vector);
173        rtems_interrupt_lock_context lock_context;
174
175        bsp_interrupt_assert(bsp_interrupt_is_valid_vector(vector));
176
177        rtems_interrupt_lock_acquire(&lock, &lock_context);
178        src_cfg->vpr = (src_cfg->vpr & ~VPR_MSK) | msk;
179        rtems_interrupt_lock_release(&lock, &lock_context);
180}
181
182void bsp_interrupt_vector_enable(rtems_vector_number vector)
183{
184        pic_vector_enable(vector, 0);
185}
186
187void bsp_interrupt_vector_disable(rtems_vector_number vector)
188{
189        pic_vector_enable(vector, VPR_MSK);
190}
191
192static void qoriq_interrupt_dispatch(void)
193{
194        rtems_vector_number vector = qoriq.pic.iack;
195
196        if (vector != SPURIOUS) {
197                uint32_t msr = ppc_external_exceptions_enable();
198
199                bsp_interrupt_handler_dispatch(vector);
200
201                ppc_external_exceptions_disable(msr);
202
203                qoriq.pic.eoi = 0;
204                qoriq.pic.whoami;
205        } else {
206                bsp_interrupt_handler_default(vector);
207        }
208}
209
210#ifndef PPC_EXC_CONFIG_USE_FIXED_HANDLER
211static int qoriq_external_exception_handler(BSP_Exception_frame *frame, unsigned exception_number)
212{
213        qoriq_interrupt_dispatch();
214
215        return 0;
216}
217#else
218void bsp_interrupt_dispatch(void)
219{
220        qoriq_interrupt_dispatch();
221}
222#endif
223
224static bool pic_is_ipi(rtems_vector_number vector)
225{
226        return QORIQ_IRQ_IPI_0 <= vector && vector <= QORIQ_IRQ_IPI_3;
227}
228
229static void pic_reset(void)
230{
231        qoriq.pic.gcr = GCR_RST;
232        while ((qoriq.pic.gcr & GCR_RST) != 0) {
233                /* Wait */
234        }
235}
236
237static void pic_global_timer_init(void)
238{
239        int i = 0;
240
241        qoriq.pic.tcra = 0;
242        qoriq.pic.tcrb = 0;
243
244        for (i = 0; i < 4; ++i) {
245                qoriq.pic.gta [0].bcr = GTBCR_CI;
246                qoriq.pic.gtb [0].bcr = GTBCR_CI;
247        }
248}
249
250rtems_status_code bsp_interrupt_facility_initialize(void)
251{
252        rtems_vector_number i = 0;
253        uint32_t processor_id = ppc_processor_id();
254
255#ifndef PPC_EXC_CONFIG_USE_FIXED_HANDLER
256        if (ppc_exc_set_handler(ASM_EXT_VECTOR, qoriq_external_exception_handler)) {
257                return RTEMS_IO_ERROR;
258        }
259#endif
260
261        if (processor_id == 0) {
262                /* Core 0 must do the basic initialization */
263
264                pic_reset();
265
266                for (i = BSP_INTERRUPT_VECTOR_MIN; i <= BSP_INTERRUPT_VECTOR_MAX; ++i) {
267                        volatile qoriq_pic_src_cfg *src_cfg = get_src_cfg(i);
268
269                        src_cfg->vpr = VPR_MSK | VPR_P | VPR_PRIORITY(1) | VPR_VECTOR(i);
270
271                        if (!pic_is_ipi(i)) {
272                                src_cfg->dr = 0x1;
273                        }
274                }
275
276                qoriq.pic.mer03 = 0xf;
277                qoriq.pic.mer47 = 0xf;
278                qoriq.pic.svr = SPURIOUS;
279                qoriq.pic.gcr = GCR_M;
280
281                pic_global_timer_init();
282        }
283
284        qoriq.pic.ctpr = 0;
285
286        for (i = BSP_INTERRUPT_VECTOR_MIN; i <= BSP_INTERRUPT_VECTOR_MAX; ++i) {
287                qoriq.pic.iack;
288                qoriq.pic.eoi = 0;
289                qoriq.pic.whoami;
290        }
291
292        return RTEMS_SUCCESSFUL;
293}
Note: See TracBrowser for help on using the repository browser.