source: rtems/c/src/lib/libbsp/powerpc/mpc55xxevb/startup/bspstart.c @ d374492

4.104.11
Last change on this file since d374492 was d374492, checked in by Thomas Doerfler <Thomas.Doerfler@…>, on Jul 21, 2009 at 8:38:04 AM

Update for MPC55XX changes

  • Property mode set to 100644
File size: 5.7 KB
Line 
1/**
2 * @file
3 *
4 * @ingroup mpc55xx
5 *
6 * @brief BSP startup code.
7 */
8
9/*
10 * Copyright (c) 2008
11 * Embedded Brains GmbH
12 * Obere Lagerstr. 30
13 * D-82178 Puchheim
14 * Germany
15 * rtems@embedded-brains.de
16 *
17 * The license and distribution terms for this file may be found in the file
18 * LICENSE in this distribution or at http://www.rtems.com/license/LICENSE.
19 */
20
21#include <mpc55xx/mpc55xx.h>
22#include <mpc55xx/regs.h>
23#include <mpc55xx/edma.h>
24
25#include <rtems.h>
26
27#include <libcpu/powerpc-utility.h>
28
29#include <bsp.h>
30#include <bsp/bootcard.h>
31#include <bsp/irq.h>
32#include <bsp/irq-generic.h>
33#include <bsp/ppc_exc_bspsupp.h>
34
35#define RTEMS_STATUS_CHECKS_USE_PRINTK
36
37#include <rtems/status-checks.h>
38
39#define DEBUG_DONE() RTEMS_DEBUG_PRINT( "Done\n")
40
41#define MPC55XX_INTERRUPT_STACK_SIZE 0x1000
42
43/* Symbols defined in linker command file */
44LINKER_SYMBOL(bsp_ram_start);
45LINKER_SYMBOL(bsp_ram_end);
46LINKER_SYMBOL(bsp_external_ram_start);
47LINKER_SYMBOL(bsp_external_ram_size);
48LINKER_SYMBOL(bsp_section_bss_end);
49
50unsigned int bsp_clock_speed = 0;
51
52uint32_t bsp_clicks_per_usec = 0;
53
54void BSP_panic( char *s)
55{
56        rtems_interrupt_level level;
57
58        rtems_interrupt_disable( level);
59
60        printk( "%s PANIC %s\n", _RTEMS_version, s);
61
62        while (1) {
63                /* Do nothing */
64        }
65}
66
67void _BSP_Fatal_error( unsigned n)
68{
69        rtems_interrupt_level level;
70
71        rtems_interrupt_disable( level);
72
73        printk( "%s PANIC ERROR %u\n", _RTEMS_version, n);
74
75        while (1) {
76                /* Do nothing */
77        }
78}
79
80void bsp_predriver_hook()
81{
82        rtems_status_code sc = RTEMS_SUCCESSFUL;
83
84        RTEMS_DEBUG_PRINT( "Initialize eDMA ...\n");
85        sc = mpc55xx_edma_init();
86        if (sc != RTEMS_SUCCESSFUL) {
87                BSP_panic( "Cannot initialize eDMA");
88        } else {
89                DEBUG_DONE();
90        }
91}
92
93static void mpc55xx_ebi_init()
94{
95        struct EBI_CS_tag cs = { .BR = MPC55XX_ZERO_FLAGS, .OR = MPC55XX_ZERO_FLAGS };
96        union SIU_PCR_tag pcr = MPC55XX_ZERO_FLAGS;
97        struct MMU_tag mmu = MMU_DEFAULT;
98        int i = 0;
99
100        /* ADDR [8 : 31] */
101        for (i = 4; i < 4 + 24; ++i) {
102                SIU.PCR [i].R = 0x440;
103        }
104
105        /* DATA [0 : 15] */
106        for (i = 28; i < 28 + 16; ++i) {
107                SIU.PCR [i].R = 0x440;
108        }
109
110        /* RD_!WR */
111        SIU.PCR [62].R = 0x443;
112
113        /* !BDIP */
114        SIU.PCR [63].R = 0x443;
115
116        /* !WE [0 : 3] */
117        for (i = 64; i < 64 + 4; ++i) {
118                SIU.PCR [i].R = 0x443;
119        }
120
121        /* !OE */
122        SIU.PCR [68].R = 0x443;
123
124        /* !TS */
125        SIU.PCR [69].R = 0x443;
126
127        /* External SRAM (2 wait states, 512kB, 4 word burst) */
128
129        cs.BR.B.BA = 0;
130        cs.BR.B.PS = 1;
131        cs.BR.B.BL = 1;
132        cs.BR.B.WEBS = 0;
133        cs.BR.B.TBDIP = 0;
134        cs.BR.B.BI = 1; /* TODO: Enable burst */
135        cs.BR.B.V = 1;
136
137        cs.OR.B.AM = 0x1fff0;
138        cs.OR.B.SCY = 0;
139        cs.OR.B.BSCY = 0;
140
141        EBI.CS [0] = cs;
142
143        /* !CS [0] */
144        SIU.PCR [0].R = 0x443;
145
146        /* External Ethernet Controller (3 wait states, 64kB) */
147
148        mmu.MAS0.B.ESEL = 5;
149        mmu.MAS1.B.VALID = 1;
150        mmu.MAS1.B.IPROT = 1;
151        mmu.MAS1.B.TSIZ = 1;
152        mmu.MAS2.B.EPN = 0x3fff8;
153        mmu.MAS2.B.I = 1;
154        mmu.MAS2.B.G = 1;
155        mmu.MAS3.B.RPN = 0x3fff8;
156        mmu.MAS3.B.UW = 1;
157        mmu.MAS3.B.SW = 1;
158        mmu.MAS3.B.UR = 1;
159        mmu.MAS3.B.SR = 1;
160
161        PPC_SET_SPECIAL_PURPOSE_REGISTER( FREESCALE_EIS_MAS0, mmu.MAS0.R);
162        PPC_SET_SPECIAL_PURPOSE_REGISTER( FREESCALE_EIS_MAS1, mmu.MAS1.R);
163        PPC_SET_SPECIAL_PURPOSE_REGISTER( FREESCALE_EIS_MAS2, mmu.MAS2.R);
164        PPC_SET_SPECIAL_PURPOSE_REGISTER( FREESCALE_EIS_MAS3, mmu.MAS3.R);
165
166        asm volatile ("tlbwe");
167
168        cs.BR.B.BA = 0x7fff;
169        cs.BR.B.PS = 1;
170        cs.BR.B.BL = 0;
171        cs.BR.B.WEBS = 0;
172        cs.BR.B.TBDIP = 0;
173        cs.BR.B.BI = 1;
174        cs.BR.B.V = 1;
175
176        cs.OR.B.AM = 0x1ffff;
177        cs.OR.B.SCY = 1;
178        cs.OR.B.BSCY = 0;
179
180        EBI.CS [3] = cs;
181
182        /* !CS [3] */
183        SIU.PCR [3].R = 0x443;
184}
185
186/**
187 * @brief Start BSP.
188 */
189void bsp_start(void)
190{
191        ppc_cpu_id_t myCpu;
192        ppc_cpu_revision_t myCpuRevision;
193
194        uint32_t interrupt_stack_start = bsp_ram_end - 2 * MPC55XX_INTERRUPT_STACK_SIZE;
195        uint32_t interrupt_stack_size = MPC55XX_INTERRUPT_STACK_SIZE;
196
197        /* ESCI pad configuration */
198        SIU.PCR [89].R = 0x400;
199        SIU.PCR [90].R = 0x400;
200
201        RTEMS_DEBUG_PRINT( "BSP start ...\n");
202
203        RTEMS_DEBUG_PRINT( "System clock          : %i\n", mpc55xx_get_system_clock());
204        RTEMS_DEBUG_PRINT( "Memory start          : 0x%08x\n", bsp_ram_start);
205        RTEMS_DEBUG_PRINT( "Memory end            : 0x%08x\n", bsp_ram_end);
206        RTEMS_DEBUG_PRINT( "Memory size           : 0x%08x\n", bsp_ram_end - bsp_ram_start);
207        RTEMS_DEBUG_PRINT( "Interrupt stack start : 0x%08x\n", interrupt_stack_start);
208        RTEMS_DEBUG_PRINT( "Interrupt stack end   : 0x%08x\n", interrupt_stack_start + interrupt_stack_size);
209        RTEMS_DEBUG_PRINT( "Interrupt stack size  : 0x%08x\n", interrupt_stack_size);
210       
211        /*
212         * Get CPU identification dynamically. Note that the get_ppc_cpu_type()
213         * function store the result in global variables so that it can be used
214         * latter...
215         */
216        myCpu = get_ppc_cpu_type();
217        myCpuRevision = get_ppc_cpu_revision();
218       
219        /* Time reference value */
220        bsp_clicks_per_usec = bsp_clock_speed / 1000000;
221
222        /* Initialize External Bus Interface */
223        mpc55xx_ebi_init();
224       
225        /* Initialize exceptions */
226        RTEMS_DEBUG_PRINT( "Initialize exceptions ...\n");
227        ppc_exc_initialize(
228          PPC_INTERRUPT_DISABLE_MASK_DEFAULT,
229          interrupt_stack_start,
230          interrupt_stack_size
231        );
232        DEBUG_DONE();
233
234        /* Initialize interrupts */
235        RTEMS_DEBUG_PRINT( "Initialize interrupts ...\n");
236        if (bsp_interrupt_initialize() != RTEMS_SUCCESSFUL) {
237                BSP_panic( "Cannot initialize interrupts");
238        } else {
239                DEBUG_DONE();
240        }
241       
242        /* Initialize eMIOS */
243        mpc55xx_emios_initialize( 1);
244
245        return;
246
247        /* TODO */
248        /*
249        * Enable instruction and data caches. Do not force writethrough mode.
250        */
251#if INSTRUCTION_CACHE_ENABLE
252        rtems_cache_enable_instruction();
253#endif
254#if DATA_CACHE_ENABLE
255        rtems_cache_enable_data();
256#endif
257}
258
259/**
260 * @brief Idle thread body.
261 */
262void *_Thread_Idle_body( uintptr_t ignored )
263{
264
265        while (1) {
266                asm volatile(
267                        "mfmsr 3;"
268                        "oris 3,3,4;"
269                        "sync;"
270                        "mtmsr 3;"
271                        "isync;"
272                        "ori 3,3,0;"
273                        "ori 3,3,0"
274                );
275        }
276        return 0;
277}
Note: See TracBrowser for help on using the repository browser.