source: rtems/c/src/lib/libbsp/m68k/gen68340/include/m68340.h @ cf282090

4.104.114.84.95
Last change on this file since cf282090 was 132f194, checked in by Joel Sherrill <joel.sherrill@…>, on Jul 1, 1998 at 10:03:20 PM

Initial submission of gen68340 BSP (should run on a 68349) from
Geoffroy Montel <g_montel@…>.

  • Property mode set to 100644
File size: 8.6 KB
Line 
1/**********************************************************************
2 *  MC68340 C Header File                                             *
3 *                                                                    *
4 *  Developed by         : Motorola                                   *
5 *                         High Performance Embedded Systems Division *
6 *                         Austin, TX                                 *
7 *  Rectified by         : Geoffroy Montel     
8 *                         g_montel@yahoo.com                         *
9 *                                                                    *
10 **********************************************************************/
11
12typedef volatile unsigned char *  portb;  /* 8-bit port  */
13typedef volatile unsigned short * portw;  /* 16-bit port */
14typedef volatile unsigned int *   portl;  /* 32-bit port */
15
16#define MBASE 0xEFFFF000             /* Module Base Address          */
17                                     /* not EFFFF000 due to a 68349
18                                        hardware incompatibility     */
19
20#define MBAR   (*(portb) 0x0003FF00) /* Module Base Addr Reg         */
21#define MBAR1  (*(portb) 0x0003FF00) /* Module Base Addr Reg 1 (MSW) */
22#define MBAR2  (*(portb) 0x0003FF02) /* Module Base Addr Reg 2 (LSW) */
23
24/* System Integration Module */
25
26#define SIMMCR    (*(portw) (MBASE+0x0000)) /* SIM Module Config Reg    */
27#define SIMSYNCR  (*(portw) (MBASE+0x0004)) /* SIM Clock Synth Cont Reg */
28#define SIMAVR    (*(portb) (MBASE+0x0006)) /* SIM Autovector Reg       */
29#define SIMRSR    (*(portb) (MBASE+0x0007)) /* SIM Reset Status Reg     */
30#define SIMPORTA  (*(portb) (MBASE+0x0011)) /* SIM Port A Data Reg      */
31#define SIMDDRA   (*(portb) (MBASE+0x0013)) /* SIM Port A Data Dir Reg  */
32#define SIMPPRA1  (*(portb) (MBASE+0x0015)) /* SIM Port A Pin Asm 1 Reg */
33#define SIMPPRA2  (*(portb) (MBASE+0x0017)) /* SIM Port A Pin Asm 2 Reg */
34#define SIMPORTB  (*(portb) (MBASE+0x0019)) /* SIM Port B Data Reg      */
35#define SIMPORTB1 (*(portb) (MBASE+0x001B)) /* SIM Port B Data Reg      */
36#define SIMDDRB   (*(portb) (MBASE+0x001D)) /* SIM Port B Data Dir Reg  */
37#define SIMPPARB  (*(portb) (MBASE+0x001F)) /* SIM Port B Pin Asm Reg   */
38#define SIMSWIV   (*(portb) (MBASE+0x0020)) /* SIM SW Interrupt Vector  */
39#define SIMSYPCR  (*(portb) (MBASE+0x0021)) /* SIM System Prot Cont Reg */
40#define SIMPICR   (*(portw) (MBASE+0x0022)) /* SIM Period Intr Cont Reg */
41#define SIMPITR   (*(portw) (MBASE+0x0024)) /* SIM Period Intr Tmg Reg  */
42#define SIMSWSR   (*(portb) (MBASE+0x0027)) /* SIM Software Service Reg */
43
44#define SIMCS0AM  (*(portl) (MBASE+0x0040)) /* SIM Chp Sel 0 Addr Msk   */
45#define SIMCS0AM1 (*(portw) (MBASE+0x0040)) /* SIM Chp Sel 0 Addr Msk 1 */
46#define SIMCS0AM2 (*(portw) (MBASE+0x0042)) /* SIM Chp Sel 0 Addr Msk 2 */
47#define SIMCS0BA  (*(portl) (MBASE+0x0044)) /* SIM Chp Sel 0 Base Addr  */
48#define SIMCS0BA1 (*(portw) (MBASE+0x0044)) /* SIM Chp Sel 0 Bas Addr 1 */
49#define SIMCS0BA2 (*(portw) (MBASE+0x0046)) /* SIM Chp Sel 0 Bas Addr 2 */
50#define SIMCS1AM  (*(portl) (MBASE+0x0048)) /* SIM Chp Sel 1 Adress Msk */
51#define SIMCS1AM1 (*(portw) (MBASE+0x0048)) /* SIM Chp Sel 1 Addr Msk 1 */
52#define SIMCS1AM2 (*(portw) (MBASE+0x004A)) /* SIM Chp Sel 1 Addr Msk 2 */
53#define SIMCS1BA  (*(portl) (MBASE+0x004C)) /* SIM Chp Sel 1 Base Addr  */
54#define SIMCS1BA1 (*(portw) (MBASE+0x004C)) /* SIM Chp Sel 1 Bas Addr 1 */
55#define SIMCS1BA2 (*(portw) (MBASE+0x004E)) /* SIM Chp Sel 1 Bas Addr 2 */
56#define SIMCS2AM  (*(portl) (MBASE+0x0050)) /* SIM Chp Sel 2 Addr Msk   */
57#define SIMCS2AM1 (*(portw) (MBASE+0x0050)) /* SIM Chp Sel 2 Addr Msk 1 */
58#define SIMCS2AM2 (*(portw) (MBASE+0x0052)) /* SIM Chp Sel 2 Addr Msk 2 */
59#define SIMCS2BA  (*(portl) (MBASE+0x0054)) /* SIM Chp Sel 2 Base Addr  */
60#define SIMCS2BA1 (*(portw) (MBASE+0x0054)) /* SIM Chp Sel 2 Bas Addr 1 */
61#define SIMCS2BA2 (*(portw) (MBASE+0x0056)) /* SIM Chp Sel 2 Bas Addr 2 */
62#define SIMCS3AM  (*(portl) (MBASE+0x0058)) /* SIM Chp Sel 3 Addr Msk   */
63#define SIMCS3AM1 (*(portw) (MBASE+0x0058)) /* SIM Chp Sel 3 Addr Msk 1 */
64#define SIMCS3AM2 (*(portw) (MBASE+0x005A)) /* SIM Chp Sel 3 Addr Msk 2 */
65#define SIMCS3BA  (*(portl) (MBASE+0x005C)) /* SIM Chp Sel 3 Base Addr  */
66#define SIMCS3BA1 (*(portw) (MBASE+0x005C)) /* SIM Chp Sel 3 Bas Addr 1 */
67#define SIMCS3BA2 (*(portw) (MBASE+0x005E)) /* SIM Chp Sel 3 Bas Addr 2 */
68
69/* Dynamic Memory Access (DMA) Module */
70
71#define DMAMCR1   (*(portw) (MBASE+0x0780)) /* DMA Module Config Reg 1  */
72#define DMAINTR1  (*(portw) (MBASE+0x0784)) /* DMA Interrupt Reg 1      */
73#define DMACCR1   (*(portw) (MBASE+0x0788)) /* DMA Channel Cont Reg 1   */
74#define DMACSR1   (*(portb) (MBASE+0x078A)) /* DMA Channel Status Reg 1 */
75#define DMAFCR1   (*(portb) (MBASE+0x078B)) /* DMA Function Code Reg 1  */
76#define DMASAR1   (*(portl) (MBASE+0x078C)) /* DMA DMA Src Addr Reg 1   */
77#define DMADAR1   (*(portl) (MBASE+0x0790)) /* DMA Dest Addr Reg 1      */
78#define DMABTC1   (*(portb) (MBASE+0x079l)) /* DMA Byte Trans Cnt Reg 1 */
79
80#define DMAMCR2   (*(portw) (MBASE+0x07A0)) /* DMA Module Config Reg 2  */
81#define DMAINTR2  (*(portw) (MBASE+0x07A4)) /* DMA Interrupt Reg 2      */
82#define DMACCR2   (*(portw) (MBASE+0x07A8)) /* DMA Channel Cont Reg 2   */
83#define DMACSR2   (*(portb) (MBASE+0x07AA)) /* DMA Channel Status Reg 2 */
84#define DMAFCR2   (*(portb) (MBASE+0x07AB)) /* DMA Function Code Reg 1  */
85#define DMASAR2   (*(portl) (MBASE+0x07AC)) /* DMA Source  Addr Reg 2   */
86#define DMADAR2   (*(portl) (MBASE+0x07B0)) /* DMA Dest Addr Reg 2      */
87#define DMABTC2   (*(portb) (MBASE+0x07B4)) /* DMA Byte Trans Cnt Reg 2 */
88
89/* Dual Serial Module */
90
91#define DUMCRH    (*(portb) (MBASE+0x0700)) /* DUART Module Config Reg  */
92#define DUMCRL    (*(portb) (MBASE+0x0701)) /* DUART Module Config Reg  */
93#define DUILR     (*(portb) (MBASE+0x0704)) /* DUART Interrupt Level    */
94#define DUIVR     (*(portb) (MBASE+0x0705)) /* DUART Interrupt Vector   */
95#define DUMR1A    (*(portb) (MBASE+0x0710)) /* DUART Mode Reg 1A        */
96#define DUSRA     (*(portb) (MBASE+0x0711)) /* DUART Status Reg A       */
97#define DUCSRA    (*(portb) (MBASE+0x0711)) /* DUART Clock Sel Reg A    */
98#define DUCRA     (*(portb) (MBASE+0x0712)) /* DUART Command Reg A      */
99#define DURBA     (*(portb) (MBASE+0x0713)) /* DUART Receiver Buffer A  */
100#define DUTBA     (*(portb) (MBASE+0x0713)) /* DUART Transmitter Buff A */
101#define DUIPCR    (*(portb) (MBASE+0x0714)) /* DUART Input Port Chg Reg */
102#define DUACR     (*(portb) (MBASE+0x0714)) /* DUART Auxiliary Cont Reg */
103#define DUISR     (*(portb) (MBASE+0x0715)) /* DUART Interrupt Stat Reg */
104#define DUIER     (*(portb) (MBASE+0x0715)) /* DUART Interrupt Enb Reg  */
105
106#define DUMR1B    (*(portb) (MBASE+0x0718)) /* DUART Mode Reg 1B        */
107#define DUSRB     (*(portb) (MBASE+0x0719)) /* DUART Status Reg B       */
108#define DUCSRB    (*(portb) (MBASE+0x0719)) /* DUART Clock Sel Reg B    */
109#define DUCRB     (*(portb) (MBASE+0x071A)) /* DUART Command Reg B      */
110#define DURBB     (*(portb) (MBASE+0x071B)) /* DUART Receiver Buffer B  */
111#define DUTBB     (*(portb) (MBASE+0x071B)) /* DUART Transmitter Buff B */
112#define DUIP      (*(portb) (MBASE+0x071D)) /* DUART Input Port Reg     */
113#define DUOPCR    (*(portb) (MBASE+0x071D)) /* DUART Outp Port Cnt Reg  */
114#define DUOPBS    (*(portb) (MBASE+0x071E)) /* DUART Outp Port Bit Set  */
115#define DUOPBR    (*(portb) (MBASE+0x071F)) /* DUART Outp Port Bit Rst  */
116#define DUMR2A    (*(portb) (MBASE+0x0720)) /* DUART Mode Reg 2A        */
117#define DUMR2B    (*(portb) (MBASE+0x0721)) /* DUART Mode Reg 2B        */
118
119/* Dual Timer Module */
120
121#define TMCR1    (*(portw) (MBASE+0x0600)) /* Timer Module Config Reg 1 */
122#define TIR1     (*(portw) (MBASE+0x0604)) /* Timer Interrupt Reg 1     */
123#define TCR1     (*(portw) (MBASE+0x0606)) /* Timer Control Reg 1       */
124#define TSR1     (*(portw) (MBASE+0x0608)) /* Timer Status Reg 1        */
125#define TCNTR1   (*(portw) (MBASE+0x060A)) /* Timer Counter Reg 1       */
126#define WPREL11  (*(portw) (MBASE+0x060C)) /* Timer Preload 1 Reg 1     */
127#define WPREL21  (*(portw) (MBASE+0x060E)) /* Timer Preload 2 Reg 1     */
128#define TCOM1    (*(portw) (MBASE+0x0610)) /* Timer Compare Reg 1       */
129
130#define TMCR2    (*(portw) (MBASE+0x0640)) /* Timer Module Config Reg 2 */
131#define TIR2     (*(portw) (MBASE+0x0644)) /* Timer Interrupt Reg 2     */
132#define TCR2     (*(portw) (MBASE+0x0646)) /* Timer Control Reg 2       */
133#define TSR2     (*(portw) (MBASE+0x0648)) /* Timer Status Reg 2        */
134#define TCNTR2   (*(portw) (MBASE+0x064A)) /* Timer Counter Reg 2       */
135#define WPREL12  (*(portw) (MBASE+0x064C)) /* Timer Preload 1 Reg 2     */
136#define WPREL22  (*(portw) (MBASE+0x064E)) /* Timer Preload 2 Reg 2     */
137#define TCOM2    (*(portw) (MBASE+0x0650)) /* Timer Compare Reg 2       */
138
139
140
Note: See TracBrowser for help on using the repository browser.