source: rtems/c/src/lib/libbsp/i386/i386ex/start/80386ex.h @ 5c7f274

4.104.114.84.95
Last change on this file since 5c7f274 was f05b2ac, checked in by Ralf Corsepius <ralf.corsepius@…>, on Apr 21, 2004 at 4:01:48 PM

Remove duplicate white lines.

  • Property mode set to 100644
File size: 6.1 KB
Line 
1/*
2 *  Submitted by:
3 *
4 *    Erik Ivanenko
5 *    University of Toronto
6 *    erik.ivanenko@utoronto.ca
7 *
8 *  The license and distribution terms for this file may be
9 *  found in the file LICENSE in this distribution or at
10 *  http://www.rtems.com/license/LICENSE.
11 *
12 *  $Id$
13 */
14
15/* REMAP ADDRESSING Registers */
16#define REMAPCFGH         0x0023
17#define REMAPCFGL         0x0022
18#define REMAPCFG          0x0022
19/* INTERRUPT CONTROL REGISTERS -- SLOT 15 ADDRESSES */
20#define ICW1M     0xF020
21#define ICW1S     0xF0A0
22#define ICW2M     0xF021
23#define ICW2S     0xF0A1
24#define ICW3M     0xF021
25#define ICW3S     0xF0A1
26#define ICW4M     0xF021
27#define ICW4S     0xF0A1
28#define OCW1M     0xF021
29#define OCW1S     0xF0A1
30#define OCW2M     0xF020
31#define OCW2S     0xF0A0
32#define OCW3M     0xF020
33#define OCW3S     0xF0A0
34/* INTERRUPT CONTROL REGISTERS -- SLOT 0 ADDRESSES */
35#define ICW1MDOS          0x0020
36#define ICW1SDOS          0x00A0
37#define ICW2MDOS          0x0021
38#define ICW2SDOS          0x00A1
39#define ICW3MDOS          0x0021
40#define ICW3SDOS          0x00A1
41#define ICW4MDOS          0x0021
42#define ICW4SDOS          0x00A1
43#define OCW1MDOS          0x0021
44#define OCW1SDOS          0x00A1
45#define OCW2MDOS          0x0020
46#define OCW2SDOS          0x00A0
47#define OCW3MDOS          0x0020
48#define OCW3SDOS          0x00A0
49
50/* CONFIGURATION Registers */
51#define DMACFG    0xF830
52#define INTCFG    0xF832
53#define TMRCFG    0xF834
54#define SIOCFG    0xF836
55#define P1CFG     0xF820
56#define P2CFG     0xF822
57#define P3CFG     0xF824
58#define PINCFG    0xF826
59
60/* WATCHDOG TIMER Registers */
61#define WDTRLDH   0xF4C0
62#define WDTRLDL   0xF4C2
63#define WDTCNTH   0xF4C4
64#define WDTCNTL   0xF4C6
65#define WDTCLR    0xF4C8
66#define WDTSTATUS    0xF4CA
67
68/* TIMER CONTROL REGISTERS -- SLOT 15 ADDRESSES */
69#define TMR0      0xF040
70#define TMR1      0xF041
71#define TMR2      0xF042
72#define TMRCON    0xF043
73/* TIMER CONTROL REGISTERS -- SLOT 0 ADDRESSES */
74#define TMR0DOS   0x0040
75#define TMR1DOS   0x0041
76#define TMR2DOS   0x0042
77#define TMRCONDOS    0x0043
78
79/* INPUT/OUTPUT PORT UNIT Registers */
80#define P1PIN     0xF860
81#define P1LTC     0xF862
82#define P1DIR     0xF864
83#define P2PIN     0xF868
84#define P2LTC     0xF86A
85#define P2DIR     0xF86C
86#define P3PIN     0xF870
87#define P3LTC     0xF872
88#define P3DIR     0xF874
89
90/* ASYNCHRONOUS SERIAL CHANNEL 0 -- SLOT 15 ADDRESSES */
91#define RBR0      0xF4F8
92#define THR0      0xF4F8
93#define TBR0      0xF4F8
94#define DLL0      0xF4F8
95#define IER0      0xF4F9
96#define DLH0      0xF4F9
97#define IIR0      0xF4FA
98#define LCR0      0xF4FB
99#define MCR0      0xF4FC
100#define LSR0      0xF4FD
101#define MSR0      0xF4FE
102#define SCR0      0xF4FF
103/* ASYNCHRONOUS SERIAL CHANNEL 0 -- SLOT 0 ADDRESSES */
104#define RBR0DOS   0x03F8
105#define THR0DOS   0x03F8
106#define TBR0DOS   0x03F8
107#define DLL0DOS   0x03F8
108#define IER0DOS   0x03F9
109#define DLH0DOS   0x03F9
110#define IIR0DOS   0x03FA
111#define LCR0DOS   0x03FB
112#define MCR0DOS   0x03FC
113#define LSR0DOS   0x03FD
114#define MSR0DOS   0x03FE
115#define SCR0DOS   0x03FF
116
117/* ASYNCHRONOUS SERIAL CHANNEL 1 -- SLOT 15 ADDRESSES */
118#define RBR1      0xF8F8
119#define THR1      0xF8F8
120#define TBR1      0XF8F8
121#define DLL1      0xF8F8
122#define IER1      0xF8F9
123#define DLH1      0xF8F9
124#define IIR1      0xF8FA
125#define LCR1      0xF8FB
126#define MCR1      0xF8FC
127#define LSR1      0xF8FD
128#define MSR1      0xF8FE
129#define SCR1      0xF8FF
130/* ASYNCHRONOUS SERIAL CHANNEL 1 -- SLOT 0 ADDRESSES */
131#define RBR1DOS   0x02F8
132#define THR1DOS   0x02F8
133#define TBR1DOS   0x02F8
134#define DLL1DOS   0x02F8
135#define IER1DOS   0x02F9
136#define DLH1DOS   0x02F9
137#define IIR1DOS   0x02FA
138#define LCR1DOS   0x02FB
139#define MCR1DOS   0x02FC
140#define LSR1DOS   0x02FD
141#define MSR1DOS   0x02FE
142#define SCR1DOS   0x02FF
143
144/* SYNCHRONOUS SERIAL CHANNEL REGISTERS */
145#define SSIOTBUF          0xF480
146#define SSIORBUF          0xF482
147#define SSIOBAUD          0xF484
148#define SSIOCON1          0xF486
149#define SSIOCON2          0xF488
150#define SSIOCTR   0xF48A
151
152/* CHIP SELECT UNIT Registers */
153#define CS0ADL    0xF400
154#define CS0ADH    0xF402
155#define CS0MSKL   0xF404
156#define CS0MSKH   0xF406
157#define CS1ADL    0xF408
158#define CS1ADH    0xF40A
159#define CS1MSKL   0xF40C
160#define CS1MSKH   0xF40E
161#define CS2ADL    0xF410
162#define CS2ADH    0xF412
163#define CS2MSKL   0xF414
164#define CS2MSKH   0xF416
165#define CS3ADL    0xF418
166#define CS3ADH    0xF41A
167#define CS3MSKL   0xF41C
168#define CS3MSKH   0xF41E
169#define CS4ADL    0xF420
170#define CS4ADH    0xF422
171#define CS4MSKL   0xF424
172#define CS4MSKH   0xF426
173#define CS5ADL    0xF428
174#define CS5ADH    0xF42A
175#define CS5MSKL   0xF42C
176#define CS5MSKH   0xF42E
177#define CS6ADL    0xF430
178#define CS6ADH    0xF432
179#define CS6MSKL   0xF434
180#define CS6MSKH   0xF436
181#define UCSADL    0xF438
182#define UCSADH    0xF43A
183#define UCSMSKL   0xF43C
184#define UCSMSKH   0xF43E
185
186/* REFRESH CONTROL UNIT Registers */
187
188#define RFSBAD    0xF4A0
189#define RFSCIR    0xF4A2
190#define RFSCON    0xF4A4
191#define RFSADD    0xF4A6
192
193/* POWER MANAGEMENT CONTROL Registers */
194
195#define PWRCON    0xF800
196#define CLKPRS    0xF804
197
198/* DMA UNIT REGISTERS -- SLOT 15 ADDRESSES */
199#define DMA0TAR   0xF000
200#define DMA0BYC   0xF001
201#define DMA1TAR   0xF002
202#define DMA1BYC   0xF003
203#define DMACMD1   0xF008
204#define DMASTS    0xF008
205#define DMASRR    0xF009
206#define DMAMSK    0xF00A
207#define DMAMOD1   0xF00B
208#define DMACLRBP          0xF00C
209#define DMACLR    0xF00D
210#define DMACLRMSK    0xF00E
211#define DMAGRPMSK    0xF00F
212#define DMA0REQL          0xF010
213#define DMA0REQH          0xF011
214#define DMA1REQL          0xF012
215#define DMA1REQH          0xF013
216#define DMABSR    0xF018
217#define DMACHR    0xF019
218#define DMAIS     0xF019
219#define DMACMD2   0xF01A
220#define DMAMOD2   0xF01B
221#define DMAIEN    0xF01C
222#define DMAOVFE   0xF01D
223#define DMACLRTC          0xF01E
224#define DMA1TARPL    0xF083
225#define DMA1TARPH    0xF085
226#define DMA0TARPH    0xF086
227#define DMA0TARPL    0xF087
228#define DMA0BYCH          0xF098
229#define DMA1BYCH          0xF099
230
231/* DMA UNIT REGISTERS -- SLOT 0 ADDRESSES */
232#define DMA0TARDOS        0x0000
233#define DMA0BYCDOS        0x0001
234#define DMA1TARDOS        0x0002
235#define DMA1BYCDOS        0x0003
236#define DMACMD1DOS        0x0008
237#define DMASTSDOS         0x0008
238#define DMASRRDOS         0x0009
239#define DMAMSKDOS         0x000A
240#define DMAMOD1DOS        0x000B
241#define DMACLRBPDOS  0x000C
242#define DMACLRDOS         0x000D
243#define DMACLRMSKDOS   0x000E
244#define DMAGRPMSKDOS   0x000F
245#define DMA1TARPLDOS   0x0083
246#define DMA0TARPLDOS   0x0087
247
248/* A20GATE AND FAST CPU RESET -- SLOT 15 ADDRESS */
249#define PORT92    0xF092
250/* A20GATE AND FAST CPU RESET -- SLOT 0 ADDRESS */
251#define PORT92DOS    0x0092
252
253/* end of include file */
Note: See TracBrowser for help on using the repository browser.