source: rtems/c/src/lib/libbsp/arm/csb337/include/at91rm9200_gpio.h @ b748dffe

5
Last change on this file since b748dffe was b748dffe, checked in by Sebastian Huber <sebastian.huber@…>, on 12/08/17 at 07:05:04

bsp/csb337: Move libcpu files to BSP

Update #3254.

  • Property mode set to 100644
File size: 16.7 KB
Line 
1/*
2 * AT91RM9200 GPIO definitions
3 *
4 * Copyright (c) 2002 by Cogent Computer Systems
5 * Written by Mike Kelly <mike@cogcomp.com>
6 *
7 *  The license and distribution terms for this file may be
8 *  found in the file LICENSE in this distribution or at
9 *  http://www.rtems.org/license/LICENSE.
10 */
11#ifndef AT91RM9200_GPIO_H
12#define AT91RM9200_GPIO_H
13
14#include <bits.h>
15
16/* Register Offsets */
17#define PIO_PER         0x00    /* PIO Enable Register */
18#define PIO_PDR         0x04    /* PIO Disable Register */
19#define PIO_PSR         0x08    /* PIO Status Register */
20#define PIO_OER         0x10    /* Output Enable Register */
21#define PIO_ODR         0x14    /* Output Disable Registerr */
22#define PIO_OSR         0x18    /* Output Status Register */
23#define PIO_IFER        0x20    /* Input Filter Enable Register */
24#define PIO_IFDR        0x24    /* Input Filter Disable Register */
25#define PIO_IFSR        0x28    /* Input Filter Status Register */
26#define PIO_SODR        0x30    /* Set Output Data Register */
27#define PIO_CODR        0x34    /* Clear Output Data Register */
28#define PIO_ODSR        0x38    /* Output Data Status Register */
29#define PIO_PDSR        0x3c    /* Pin Data Status Register */
30#define PIO_IER         0x40    /* Interrupt Enable Register */
31#define PIO_IDR         0x44    /* Interrupt Disable Register */
32#define PIO_IMR         0x48    /* Interrupt Mask Register */
33#define PIO_ISR         0x4c    /* Interrupt Status Register */
34#define PIO_MDER        0x50    /* Multi-driver Enable Register */
35#define PIO_MDDR        0x54    /* Multi-driver Disable Register */
36#define PIO_MDSR        0x58    /* Multi-driver Status Register */
37#define PIO_PUDR        0x60    /* Pull-up Disable Register */
38#define PIO_PUER        0x64    /* Pull-up Enable Register */
39#define PIO_PUSR        0x68    /* Pad Pull-up Status Register */
40#define PIO_ASR         0x70    /* Select A Register */
41#define PIO_BSR         0x74    /* Select B Register */
42#define PIO_ABSR        0x78    /* AB Select Status Register */
43#define PIO_OWER        0xA0    /* Output Write Enable Register */
44#define PIO_OWDR        0xA4    /* Output Write Disable Register */
45#define PIO_OWSR        0xA8    /* Output Write Status Register */
46
47
48/*
49 * The AT91RM9200 GPIO's are spread across four 32-bit ports A-D.
50 * To make it easier to interface with them and to eliminate the need
51 * to track which GPIO is in which port, we     convert the Port x, Bit y
52 * into a single GPIO number 0 - 127.
53 *
54 * Board specific defines will assign the board level signal to a
55 * virutal GPIO.
56 *
57 * PORT A
58 */
59#define GPIO_0          BIT0
60#define GPIO_1          BIT1
61#define GPIO_2          BIT2
62#define GPIO_3          BIT3
63#define GPIO_4          BIT4
64#define GPIO_5          BIT5
65#define GPIO_6          BIT6
66#define GPIO_7          BIT7
67#define GPIO_8          BIT8
68#define GPIO_9          BIT9
69#define GPIO_10         BIT10
70#define GPIO_11         BIT11
71#define GPIO_12         BIT12
72#define GPIO_13         BIT13
73#define GPIO_14         BIT14
74#define GPIO_15         BIT15
75#define GPIO_16         BIT16
76#define GPIO_17         BIT17
77#define GPIO_18         BIT18
78#define GPIO_19         BIT19
79#define GPIO_20         BIT20
80#define GPIO_21         BIT21
81#define GPIO_22         BIT22
82#define GPIO_23         BIT23
83#define GPIO_24         BIT24
84#define GPIO_25         BIT25
85#define GPIO_26         BIT26
86#define GPIO_27         BIT27
87#define GPIO_28         BIT28
88#define GPIO_29         BIT29
89#define GPIO_30         BIT30
90#define GPIO_31         BIT31
91/* PORT B */
92#define GPIO_32         BIT0
93#define GPIO_33         BIT1
94#define GPIO_34         BIT2
95#define GPIO_35         BIT3
96#define GPIO_36         BIT4
97#define GPIO_37         BIT5
98#define GPIO_38         BIT6
99#define GPIO_39         BIT7
100#define GPIO_40         BIT8
101#define GPIO_41         BIT9
102#define GPIO_42         BIT10
103#define GPIO_43         BIT11
104#define GPIO_44         BIT12
105#define GPIO_45         BIT13
106#define GPIO_46         BIT14
107#define GPIO_47         BIT15
108#define GPIO_48         BIT16
109#define GPIO_49         BIT17
110#define GPIO_50         BIT18
111#define GPIO_51         BIT19
112#define GPIO_52         BIT20
113#define GPIO_53         BIT21
114#define GPIO_54         BIT22
115#define GPIO_55         BIT23
116#define GPIO_56         BIT24
117#define GPIO_57         BIT25
118#define GPIO_58         BIT26
119#define GPIO_59         BIT27
120#define GPIO_60         BIT28
121#define GPIO_61         BIT29
122#define GPIO_62         BIT30
123#define GPIO_63         BIT31
124/* PORT C */
125#define GPIO_64         BIT0
126#define GPIO_65         BIT1
127#define GPIO_66         BIT2
128#define GPIO_67         BIT3
129#define GPIO_68         BIT4
130#define GPIO_69         BIT5
131#define GPIO_70         BIT6
132#define GPIO_71         BIT7
133#define GPIO_72         BIT8
134#define GPIO_73         BIT9
135#define GPIO_74         BIT10
136#define GPIO_75         BIT11
137#define GPIO_76         BIT12
138#define GPIO_77         BIT13
139#define GPIO_78         BIT14
140#define GPIO_79         BIT15
141#define GPIO_80         BIT16
142#define GPIO_81         BIT17
143#define GPIO_82         BIT18
144#define GPIO_83         BIT19
145#define GPIO_84         BIT20
146#define GPIO_85         BIT21
147#define GPIO_86         BIT22
148#define GPIO_87         BIT23
149#define GPIO_88         BIT24
150#define GPIO_89         BIT25
151#define GPIO_90         BIT26
152#define GPIO_91         BIT27
153#define GPIO_92         BIT28
154#define GPIO_93         BIT29
155#define GPIO_94         BIT30
156#define GPIO_95         BIT31
157/* PORT D */
158#define GPIO_96         BIT0
159#define GPIO_97         BIT1
160#define GPIO_98         BIT2
161#define GPIO_99         BIT3
162#define GPIO_100        BIT4
163#define GPIO_101        BIT5
164#define GPIO_102        BIT6
165#define GPIO_103        BIT7
166#define GPIO_104        BIT8
167#define GPIO_105        BIT9
168#define GPIO_106        BIT10
169#define GPIO_107        BIT11
170#define GPIO_108        BIT12
171#define GPIO_109        BIT13
172#define GPIO_110        BIT14
173#define GPIO_111        BIT15
174#define GPIO_112        BIT16
175#define GPIO_113        BIT17
176#define GPIO_114        BIT18
177#define GPIO_115        BIT19
178#define GPIO_116        BIT20
179#define GPIO_117        BIT21
180#define GPIO_118        BIT22
181#define GPIO_119        BIT23
182#define GPIO_120        BIT24
183#define GPIO_121        BIT25
184#define GPIO_122        BIT26
185#define GPIO_123        BIT27
186#define GPIO_124        BIT28
187#define GPIO_125        BIT29
188#define GPIO_126        BIT30
189#define GPIO_127        BIT31
190
191/*
192 * Most of the GPIO pins can have one of two alternate functions
193 * in addition to being GPIO
194 *
195 * Port A, Alternate Function A
196 */
197#define PIOA_ASR_MISO   BIT0    /* SPI Master In (RX), Slave out */
198#define PIOA_ASR_MOSI   BIT1    /* SPI Master Out (TX), Slave In */
199#define PIOA_ASR_SPCK   BIT2    /* SPI Clock */
200#define PIOA_ASR_NPCS0  BIT3    /* SPI Chip Select 0 */
201#define PIOA_ASR_NPCS1  BIT4    /* SPI Chip Select 1 */
202#define PIOA_ASR_NPCS2  BIT5    /* SPI Chip Select 2 */
203#define PIOA_ASR_NPCS3  BIT6    /* SPI Chip Select 3 */
204#define PIOA_ASR_ETXCK  BIT7    /* EMAC TX Clock */
205#define PIOA_ASR_ETXEN  BIT8    /* EMAC TXEN */
206#define PIOA_ASR_ETX0   BIT9    /* EMAC TXD0 */
207#define PIOA_ASR_ETX1   BIT10   /* EMAC TXD1  */
208#define PIOA_ASR_ECRS   BIT11   /* EMAC CRS */
209#define PIOA_ASR_ERX0   BIT12   /* EMAC RXD0 */
210#define PIOA_ASR_ERX1   BIT13   /* EMAC RXD1 */
211#define PIOA_ASR_ERXER  BIT14   /* EMAC RXER */
212#define PIOA_ASR_EMDC   BIT15   /* EMAC MDC */
213#define PIOA_ASR_EMDIO  BIT16   /* EMAC MDIO */
214#define PIOA_ASR_TXD0   BIT17   /* USART 0 Receive */
215#define PIOA_ASR_RXD0   BIT18   /* USART 0 Transmit */
216#define PIOA_ASR_SCK0   BIT19   /* USART 0 Clock */
217#define PIOA_ASR_CTS0   BIT20   /* USART 0 CTS */
218#define PIOA_ASR_RTS0   BIT21   /* USART 0 RTS */
219#define PIOA_ASR_RXD2   BIT22   /* USART 2 Receive */
220#define PIOA_ASR_TXD2   BIT23   /* USART 2 Transmit */
221#define PIOA_ASR_SCK2   BIT24   /* USART 2 Clock */
222#define PIOA_ASR_TWD    BIT25   /* Two-Wire (I2C) Data */
223#define PIOA_ASR_TWCK   BIT26   /* Two-Wire (I2C) Clock */
224#define PIOA_ASR_MCCK   BIT27   /* MMC/SD Card Clock */
225#define PIOA_ASR_MCCDA  BIT28   /* MMC/SD Card A Command */
226#define PIOA_ASR_MCDA0  BIT29   /* MMC/SD Card A Data 0 */
227#define PIOA_ASR_DRXD   BIT30   /* Debug Uart Receive */
228#define PIOA_ASR_DTXD   BIT31   /* Debug Uart Transmit */
229
230/* Port A, Alternate Function B */
231#define PIOA_BSR_PCK3   BIT0    /* Peripheral Clock 3 */
232#define PIOA_BSR_PCK0   BIT1    /* Peripheral Clock 0 */
233#define PIOA_BSR_IRQ4   BIT2    /* IRQ4 */
234#define PIOA_BSR_IRQ5   BIT3    /* IRQ5 */
235/*#define PIOA_BSR_PCK1 BIT4     Peripheral Clock 1 ***DUPLICATED at BIT24 ??? */
236#define PIOA_BSR_TXD3   BIT5    /* USART 3 Transmit */
237#define PIOA_BSR_RXD3   BIT6    /* USART 3 Receive */
238#define PIOA_BSR_PCK2   BIT7    /* Peripheral Clock 2 */
239#define PIOA_BSR_MCCDB  BIT8    /* MMC/SD Card B Command */
240#define PIOA_BSR_MCDB0  BIT9    /* MMC/SD Card B Data 0 */
241#define PIOA_BSR_MCDB1  BIT10   /* MMC/SD Card B Data 1 */
242#define PIOA_BSR_MCDB2  BIT11   /* MMC/SD Card B Data 2 */
243#define PIOA_BSR_MCDB3  BIT12   /* MMC/SD C ard B Data 3 */
244#define PIOA_BSR_TCLK0  BIT13   /* Timer 0 Clock */
245#define PIOA_BSR_TCLK1  BIT14   /* Timer 1 Clck */
246#define PIOA_BSR_TCLK2  BIT15   /* Timer 2 Clock */
247#define PIOA_BSR_IRQ6   BIT16   /* IRQ6 */
248#define PIOA_BSR_TIOA0  BIT17   /* Timer 0 I/O A */
249#define PIOA_BSR_TIOB0  BIT18   /* Timer 0 I/O B */
250#define PIOA_BSR_TIOA1  BIT19   /* Timer 1 I/O A */
251#define PIOA_BSR_TIOB1  BIT20   /* Timer 1 I/O B */
252#define PIOA_BSR_TIOA2  BIT21   /* Timer 2 I/O A */
253#define PIOA_BSR_TIOB2  BIT22   /* Timer 2 I/O B */
254#define PIOA_BSR_IRQ3   BIT23   /* IRQ3 */
255#define PIOA_BSR_PCK1   BIT24   /* Peripheral Clock 1    */
256#define PIOA_BSR_IRQ2   BIT25   /* IRQ2 */
257#define PIOA_BSR_IRQ1   BIT26   /* IRQ1 */
258#define PIOA_BSR_TCLK3  BIT27   /* Timer Block Clock 3 (docs only show 0-2?) */
259#define PIOA_BSR_TCLK4  BIT28   /* Timer Block Clock 4 */
260#define PIOA_BSR_TCLK5  BIT29   /* Timer Block Clock 5 */
261#define PIOA_BSR_CTS2   BIT30   /* USART 2 CTS */
262#define PIOA_BSR_RTS2   BIT31   /* USART 2 RTS */
263
264/* Port B, Function A */
265#define PIOB_ASR_TF0    BIT0    /* AC'97/I2S 0 Transmit Frame  */
266#define PIOB_ASR_TK0    BIT1    /* AC'97/I2S 0 Transmit Clock  */
267#define PIOB_ASR_TD0    BIT2    /* AC'97/I2S 0 Transmit Data */
268#define PIOB_ASR_RD0    BIT3    /* AC'97/I2S 0 Receive Data */
269#define PIOB_ASR_RK0    BIT4    /* AC'97/I2S 0 Receive Clock */
270#define PIOB_ASR_RF0    BIT5    /* AC'97/I2S 0 Receive Frame */
271#define PIOB_ASR_TF1    BIT6    /* AC'97/I2S 1 Transmit Frame  */
272#define PIOB_ASR_TK1    BIT7    /* AC'97/I2S 1 Transmit Clock  */
273#define PIOB_ASR_TD1    BIT8    /* AC'97/I2S 1 Transmit Data  */
274#define PIOB_ASR_RD1    BIT9    /* AC'97/I2S 1 Receive Data  */
275#define PIOB_ASR_RK1    BIT10   /* AC'97/I2S 1 Receive Clock  */
276#define PIOB_ASR_RF1    BIT11   /* AC'97/I2S 1 Receive Frame  */
277#define PIOB_ASR_TF2    BIT12   /* AC'97/I2S 1 Transmit Frame  */
278#define PIOB_ASR_TK2    BIT13   /* AC'97/I2S 1 Transmit Clock  */
279#define PIOB_ASR_TD2    BIT14   /* AC'97/I2S 1 Transmit Data   */
280#define PIOB_ASR_RD2    BIT15   /* AC'97/I2S 1 Receive Data   */
281#define PIOB_ASR_RK2    BIT16   /* AC'97/I2S 1 Receive Clock   */
282#define PIOB_ASR_RF2    BIT17   /* AC'97/I2S 1 Receive Frame   */
283#define PIOB_ASR_RI1    BIT18   /* USART 1 RI  */
284#define PIOB_ASR_DTR1   BIT19   /* USART 1 DTR */
285#define PIOB_ASR_TXD1   BIT20   /* USART 1 TXD */
286#define PIOB_ASR_RXD1   BIT21   /* USART 1 RXD */
287#define PIOB_ASR_SCK1   BIT22   /* USART 1 SCK */
288#define PIOB_ASR_DCD1   BIT23   /* USART 1 DCD */
289#define PIOB_ASR_CTS1   BIT24   /* USART 1 CTS */
290#define PIOB_ASR_DSR1   BIT25   /* USART 1 DSR */
291#define PIOB_ASR_RTS1   BIT26   /* USART 1 RTS */
292#define PIOB_ASR_PCK0   BIT27   /* Peripheral Clock 0  */
293#define PIOB_ASR_FIQ    BIT28   /* FIQ */
294#define PIOB_ASR_IRQ0   BIT29   /* IRQ0 */
295
296/* Port B, Function B */
297#define PIOB_BSR_RTS3   BIT0    /* USART 3 */
298#define PIOB_BSR_CTS3   BIT1    /* USART 3 */
299#define PIOB_BSR_SCK3   BIT2    /* USART 3 */
300#define PIOB_BSR_MCDA1  BIT3    /* MMC/SD Card A, Data 1 */
301#define PIOB_BSR_MCDA2  BIT4    /* MMC/SD Card A, Data 2 */
302#define PIOB_BSR_MCDA3  BIT5    /* MMC/SD Card A, Data 3 */
303#define PIOB_BSR_TIOA3  BIT6    /* Timer 3 IO A */
304#define PIOB_BSR_TIOB3  BIT7    /* Timer 3 IO B */
305#define PIOB_BSR_TIOA4  BIT8    /* Timer 4 IO A */
306#define PIOB_BSR_TIOB4  BIT9    /* Timer 4 IO B */
307#define PIOB_BSR_TIOA5  BIT10   /* Timer 5 IO A */
308#define PIOB_BSR_TIOB5  BIT11   /* Timer 5 IO B */
309#define PIOB_BSR_ETX2   BIT12   /* EMAC TXD2 */
310#define PIOB_BSR_ETX3   BIT13   /* EMAC TXD3 */
311#define PIOB_BSR_ETXER  BIT14   /* EMAC TXER */
312#define PIOB_BSR_ERX2   BIT15   /* EMAC RXD2 */
313#define PIOB_BSR_ERX3   BIT16   /* EMAC RXD3 */
314#define PIOB_BSR_ERXDV  BIT17   /* EMAC RXDV */
315#define PIOB_BSR_ECOL   BIT18   /* EMAC COL */
316#define PIOB_BSR_ERXCK  BIT19   /* EMAC RX Clock */
317#define PIOB_BSR_EF100  BIT25   /* EMAC Speed 100 (RMII Only) */
318
319/* Port C, Alternate Function A */
320#define PIOC_ASR_BFCK   BIT0    /* Burst Flash Clock */
321#define PIOC_ASR_BFRDY  BIT1    /* Burst Flash Ready or SMC Card OE */
322#define PIOC_ASR_BFAVD  BIT2    /* Burst Flash Address Valid */
323#define PIOC_ASR_BFBAA  BIT3    /* Burst Flash Address Advance or SMC Card WE */
324#define PIOC_ASR_BFOE   BIT4    /* Burst Flash OE */
325#define PIOC_ASR_BFWE   BIT5    /* Burst Flash WE */
326#define PIOC_ASR_NWAIT  BIT6    /* WAIT Input */
327#define PIOC_ASR_A23    BIT7    /* A23 */
328#define PIOC_ASR_A24    BIT8    /* A24 */
329#define PIOC_ASR_A25    BIT9    /* A25 or Compact Flash R/W */
330#define PIOC_ASR_NCS4   BIT10   /* CS4 or Compact Flash CS */
331#define PIOC_ASR_NCS5   BIT11   /* CS5 or Compact Flash CE1 */
332#define PIOC_ASR_NCS6   BIT12   /* CS6 or Compact Flash CE2 */
333#define PIOC_ASR_NCS7   BIT13   /* CS7 */
334#define PIOC_ASR_D16    BIT16   /* Databus Bit 16 */
335#define PIOC_ASR_D17    BIT17   /* Databus Bit 17 */
336#define PIOC_ASR_D18    BIT18   /* Databus Bit 18 */
337#define PIOC_ASR_D19    BIT19   /* Databus Bit 19 */
338#define PIOC_ASR_D20    BIT20   /* Databus Bit 20 */
339#define PIOC_ASR_D21    BIT21   /* Databus Bit 21 */
340#define PIOC_ASR_D22    BIT22   /* Databus Bit 22 */
341#define PIOC_ASR_D23    BIT23   /* Databus Bit 23 */
342#define PIOC_ASR_D24    BIT24   /* Databus Bit 24 */
343#define PIOC_ASR_D25    BIT25   /* Databus Bit 25 */
344#define PIOC_ASR_D26    BIT26   /* Databus Bit 26 */
345#define PIOC_ASR_D27    BIT27   /* Databus Bit 27 */
346#define PIOC_ASR_D28    BIT28   /* Databus Bit 28 */
347#define PIOC_ASR_D29    BIT29   /* Databus Bit 29 */
348#define PIOC_ASR_D30    BIT30   /* Databus Bit 30 */
349#define PIOC_ASR_D31    BIT31   /* Databus Bit 31 */
350
351/* Port C, Alternate Function B - None */
352
353/* Port D, Alternate Function A */
354#define PIOD_ASR_ETX0   BIT0    /* EMAC TXD0 */
355#define PIOD_ASR_ETX1   BIT1    /* EMAC TXD1 */
356#define PIOD_ASR_ETX2   BIT2    /* EMAC TXD2 */
357#define PIOD_ASR_ETX3   BIT3    /* EMAC TXD3 */
358#define PIOD_ASR_ETXEN  BIT4    /* EMAC TXEN */
359#define PIOD_ASR_ETXER  BIT5    /* EMAC TXER */
360#define PIOD_ASR_DTXD   BIT6    /* Debug UART Transmit */
361#define PIOD_ASR_PCK0   BIT7    /* Peripheral Clock 0 */
362#define PIOD_ASR_PCK1   BIT8    /* Peripheral Clock 1 */
363#define PIOD_ASR_PCK2   BIT9    /* Peripheral Clock 2 */
364#define PIOD_ASR_PCK3   BIT10   /* Peripheral Clock 3 */
365#define PIOD_ASR_TD0    BIT15   /* AC'97/I2S 0 Transmit Data */
366#define PIOD_ASR_TD1    BIT16   /* AC'97/I2S 1 Transmit Data */
367#define PIOD_ASR_TD2    BIT17   /* AC'97/I2S 2 Transmit Data */
368#define PIOD_ASR_NPCS1  BIT18   /* SPI Chip Select 1 */
369#define PIOD_ASR_NPCS2  BIT19   /* SPI Chip Select 2 */
370#define PIOD_ASR_NPCS3  BIT20   /* SPI Chip Select 3 */
371#define PIOD_ASR_RTS0   BIT21   /* USART 0 RTS */
372#define PIOD_ASR_RTS1   BIT22   /* USART 1 RTS */
373#define PIOD_ASR_RTS2   BIT23   /* USART 2 RTS */
374#define PIOD_ASR_RTS3   BIT24   /* USART 3 RTS */
375#define PIOD_ASR_DTR1   BIT25   /* USART 1 DTR */
376
377/* Port D, Alternate Function B */
378
379#define PIOC_ASR_TSYNC  BIT7    /* ETM Sync      */
380#define PIOC_ASR_TCLK   BIT8    /* ETM Clock */
381#define PIOC_ASR_TPS0   BIT9    /* ETM Processor Status 0 */
382#define PIOC_ASR_TPS1   BIT10   /* ETM Processor Status 1 */
383#define PIOC_ASR_TPS2   BIT11   /* ETM Processor Status 2 */
384#define PIOC_ASR_TPK0   BIT12   /* ETM Packet Data 0 */
385#define PIOC_ASR_TPK1   BIT13   /* ETM Packet Data 1 */
386#define PIOC_ASR_TPK2   BIT14   /* ETM Packet Data 2 */
387#define PIOC_ASR_TPK3   BIT15   /* ETM Packet Data 3 */
388#define PIOC_ASR_TPK4   BIT16   /* ETM Packet Data 4 */
389#define PIOC_ASR_TPK5   BIT17   /* ETM Packet Data 5 */
390#define PIOC_ASR_TPK6   BIT18   /* ETM Packet Data 6 */
391#define PIOC_ASR_TPK7   BIT19   /* ETM Packet Data 7 */
392#define PIOC_ASR_TPK8   BIT20   /* ETM Packet Data 8 */
393#define PIOC_ASR_TPK9   BIT21   /* ETM Packet Data 9 */
394#define PIOC_ASR_TPK10  BIT22   /* ETM Packet Data 10 */
395#define PIOC_ASR_TPK11  BIT23   /* ETM Packet Data 11 */
396#define PIOC_ASR_TPK12  BIT24   /* ETM Packet Data 12 */
397#define PIOC_ASR_TPK13  BIT25   /* ETM Packet Data 13 */
398#define PIOC_ASR_TPK14  BIT26   /* ETM Packet Data 14 */
399#define PIOC_ASR_TPK15  BIT27   /* ETM Packet Data 15 */
400
401#endif
Note: See TracBrowser for help on using the repository browser.