source: rtems/c/src/lib/libbsp/arm/atsam/libraries/libboard/source/board_lowlevel.c @ 891fa3e

5
Last change on this file since 891fa3e was 891fa3e, checked in by Alexander Krutwig <alexander.krutwig@…>, on Jun 28, 2016 at 8:47:15 AM

bsp/atsam: Add support for TCM

  • Property mode set to 100644
File size: 12.7 KB
Line 
1/* ---------------------------------------------------------------------------- */
2/*                  Atmel Microcontroller Software Support                      */
3/*                       SAM Software Package License                           */
4/* ---------------------------------------------------------------------------- */
5/* Copyright (c) 2015, Atmel Corporation                                        */
6/*                                                                              */
7/* All rights reserved.                                                         */
8/*                                                                              */
9/* Redistribution and use in source and binary forms, with or without           */
10/* modification, are permitted provided that the following condition is met:    */
11/*                                                                              */
12/* - Redistributions of source code must retain the above copyright notice,     */
13/* this list of conditions and the disclaimer below.                            */
14/*                                                                              */
15/* Atmel's name may not be used to endorse or promote products derived from     */
16/* this software without specific prior written permission.                     */
17/*                                                                              */
18/* DISCLAIMER:  THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR   */
19/* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */
20/* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE   */
21/* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,      */
22/* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */
23/* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,  */
24/* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF    */
25/* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING         */
26/* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */
27/* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.                           */
28/* ---------------------------------------------------------------------------- */
29
30/**
31 * \file
32 *
33 * Provides the low-level initialization function that called on chip startup.
34 */
35
36/*----------------------------------------------------------------------------
37 *        Headers
38 *----------------------------------------------------------------------------*/
39
40#ifndef __rtems__
41#include "board.h"
42#else /* __rtems__ */
43#define MPU_HAS_NOCACHE_REGION
44#include <chip.h>
45#include <include/board_lowlevel.h>
46#endif /* __rtems__ */
47
48
49#if defined(ENABLE_TCM) && defined(__GNUC__)
50        extern char _itcm_lma, _sitcm, _eitcm;
51#endif
52
53
54/*----------------------------------------------------------------------------
55 *        Exported functions
56 *----------------------------------------------------------------------------*/
57/* Default memory map
58   NO. Address range          Memory region    Memory type     Shareable?    Cache policy
59   1   0x00000000- 0x1FFFFFFF Code             Normal
60       0x00000000- 0x003FFFFF ITCM
61       0x00400000- 0x005FFFFF Internal flash   Normal          Not shareable   WB
62   2   0x20000000- 0x3FFFFFFF SRAM             Normal
63       0x20000000- 0x203FFFFF DTCM
64       0x20400000- 0x2043FFFF First Partition  Normal          Not shareable   WB
65 if MPU_HAS_NOCACHE_REGION is defined
66       0x20440000- 0x2045EFFF Second Partition Normal          Not shareable   WB
67       0x2045F000- 0x2045FFFF Nocache SRAM     Normal          Shareable
68 if MPU_HAS_NOCACHE_REGION is NOT defined
69       0x20440000- 0x2045FFFF Second Partition Normal          Not shareable   WB
70   3   0x40000000- 0x5FFFFFFF Peripheral       Device          Shareable
71   4   0x60000000- 0x7FFFFFFF RAM
72       0x60000000- 0x6FFFFFFF External EBI  Strongly-ordered   Shareable
73       0x70000000- 0x7FFFFFFF SDRAM            Normal          Shareable       WBWA
74   5   0x80000000- 0x9FFFFFFF QSPI          Strongly-ordered   Shareable
75   6   0xA0100000- 0xA01FFFFF USBHS RAM        Device          Shareable
76   7   0xE0000000- 0xFFFFFFFF System           -                  -
77   */
78
79/**
80 * \brief Set up a memory region.
81 */
82void _SetupMemoryRegion(void)
83{
84
85        uint32_t dwRegionBaseAddr;
86        uint32_t dwRegionAttr;
87
88        memory_barrier();
89
90        /***************************************************
91            ITCM memory region --- Normal
92            START_Addr:-  0x00000000UL
93            END_Addr:-    0x003FFFFFUL
94        ****************************************************/
95        dwRegionBaseAddr =
96                ITCM_START_ADDRESS |
97                MPU_REGION_VALID |
98                MPU_DEFAULT_ITCM_REGION;        // 1
99
100        dwRegionAttr =
101                MPU_AP_PRIVILEGED_READ_WRITE |
102                MPU_CalMPURegionSize(ITCM_END_ADDRESS - ITCM_START_ADDRESS) |
103                MPU_REGION_ENABLE;
104
105        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
106
107        /****************************************************
108            Internal flash memory region --- Normal read-only
109            (update to Strongly ordered in write accesses)
110            START_Addr:-  0x00400000UL
111            END_Addr:-    0x005FFFFFUL
112        ******************************************************/
113
114        dwRegionBaseAddr =
115                IFLASH_START_ADDRESS |
116                MPU_REGION_VALID |
117                MPU_DEFAULT_IFLASH_REGION;      //2
118
119        dwRegionAttr =
120                MPU_AP_READONLY |
121                INNER_NORMAL_WB_NWA_TYPE(NON_SHAREABLE) |
122                MPU_CalMPURegionSize(IFLASH_END_ADDRESS - IFLASH_START_ADDRESS) |
123                MPU_REGION_ENABLE;
124
125        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
126
127        /****************************************************
128            DTCM memory region --- Normal
129            START_Addr:-  0x20000000L
130            END_Addr:-    0x203FFFFFUL
131        ******************************************************/
132
133        /* DTCM memory region */
134        dwRegionBaseAddr =
135                DTCM_START_ADDRESS |
136                MPU_REGION_VALID |
137                MPU_DEFAULT_DTCM_REGION;         //3
138
139        dwRegionAttr =
140                MPU_AP_PRIVILEGED_READ_WRITE |
141                MPU_CalMPURegionSize(DTCM_END_ADDRESS - DTCM_START_ADDRESS) |
142                MPU_REGION_ENABLE;
143
144        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
145
146        /****************************************************
147            SRAM Cacheable memory region --- Normal
148            START_Addr:-  0x20400000UL
149            END_Addr:-    0x2043FFFFUL
150        ******************************************************/
151        /* SRAM memory  region */
152        dwRegionBaseAddr =
153                SRAM_FIRST_START_ADDRESS |
154                MPU_REGION_VALID |
155                MPU_DEFAULT_SRAM_REGION_1;         //4
156
157        dwRegionAttr =
158                MPU_AP_FULL_ACCESS    |
159                INNER_NORMAL_WB_NWA_TYPE(NON_SHAREABLE) |
160                MPU_CalMPURegionSize(SRAM_FIRST_END_ADDRESS - SRAM_FIRST_START_ADDRESS)
161                | MPU_REGION_ENABLE;
162
163        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
164
165
166        /****************************************************
167            Internal SRAM second partition memory region --- Normal
168            START_Addr:-  0x20440000UL
169            END_Addr:-    0x2045FFFFUL
170        ******************************************************/
171#ifndef __rtems__
172        /* SRAM memory region */
173        dwRegionBaseAddr =
174                SRAM_SECOND_START_ADDRESS |
175                MPU_REGION_VALID |
176                MPU_DEFAULT_SRAM_REGION_2;         //5
177
178        dwRegionAttr =
179                MPU_AP_FULL_ACCESS    |
180                INNER_NORMAL_WB_NWA_TYPE(NON_SHAREABLE) |
181                MPU_CalMPURegionSize(SRAM_SECOND_END_ADDRESS - SRAM_SECOND_START_ADDRESS) |
182                MPU_REGION_ENABLE;
183
184        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
185#endif /* __rtems__ */
186
187#ifdef MPU_HAS_NOCACHE_REGION
188        dwRegionBaseAddr =
189                SRAM_NOCACHE_START_ADDRESS |
190                MPU_REGION_VALID |
191                MPU_NOCACHE_SRAM_REGION;          //11
192
193        dwRegionAttr =
194                MPU_AP_FULL_ACCESS    |
195                INNER_OUTER_NORMAL_NOCACHE_TYPE(SHAREABLE) |
196                MPU_CalMPURegionSize(NOCACHE_SRAM_REGION_SIZE) |
197                MPU_REGION_ENABLE;
198
199        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
200#endif
201
202        /****************************************************
203            Peripheral memory region --- DEVICE Shareable
204            START_Addr:-  0x40000000UL
205            END_Addr:-    0x5FFFFFFFUL
206        ******************************************************/
207        dwRegionBaseAddr =
208                PERIPHERALS_START_ADDRESS |
209                MPU_REGION_VALID |
210                MPU_PERIPHERALS_REGION;          //6
211
212        dwRegionAttr = MPU_AP_FULL_ACCESS |
213                                   MPU_REGION_EXECUTE_NEVER |
214                                   SHAREABLE_DEVICE_TYPE |
215                                   MPU_CalMPURegionSize(PERIPHERALS_END_ADDRESS - PERIPHERALS_START_ADDRESS)
216                                   | MPU_REGION_ENABLE;
217
218        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
219
220
221        /****************************************************
222            External EBI memory  memory region --- Strongly Ordered
223            START_Addr:-  0x60000000UL
224            END_Addr:-    0x6FFFFFFFUL
225        ******************************************************/
226        dwRegionBaseAddr =
227                EXT_EBI_START_ADDRESS |
228                MPU_REGION_VALID |
229                MPU_EXT_EBI_REGION;
230
231        dwRegionAttr =
232                MPU_AP_FULL_ACCESS |
233                /* External memory Must be defined with 'Device' or 'Strongly Ordered'
234                attribute for write accesses (AXI) */
235                STRONGLY_ORDERED_SHAREABLE_TYPE |
236                MPU_CalMPURegionSize(EXT_EBI_END_ADDRESS - EXT_EBI_START_ADDRESS) |
237                MPU_REGION_ENABLE;
238
239        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
240
241        /****************************************************
242            SDRAM Cacheable memory region --- Normal
243            START_Addr:-  0x70000000UL
244            END_Addr:-    0x7FFFFFFFUL
245        ******************************************************/
246        dwRegionBaseAddr =
247                SDRAM_START_ADDRESS |
248                MPU_REGION_VALID |
249                MPU_DEFAULT_SDRAM_REGION;        //7
250
251        dwRegionAttr =
252                MPU_AP_FULL_ACCESS    |
253                INNER_NORMAL_WB_RWA_TYPE(SHAREABLE) |
254                MPU_CalMPURegionSize(SDRAM_END_ADDRESS - SDRAM_START_ADDRESS) |
255                MPU_REGION_ENABLE;
256
257        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
258
259        /****************************************************
260            QSPI memory region --- Strongly ordered
261            START_Addr:-  0x80000000UL
262            END_Addr:-    0x9FFFFFFFUL
263        ******************************************************/
264        dwRegionBaseAddr =
265                QSPI_START_ADDRESS |
266                MPU_REGION_VALID |
267                MPU_QSPIMEM_REGION;              //8
268
269        dwRegionAttr =
270                MPU_AP_FULL_ACCESS |
271                STRONGLY_ORDERED_SHAREABLE_TYPE |
272                MPU_CalMPURegionSize(QSPI_END_ADDRESS - QSPI_START_ADDRESS) |
273                MPU_REGION_ENABLE;
274
275        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
276
277
278        /****************************************************
279            USB RAM Memory region --- Device
280            START_Addr:-  0xA0100000UL
281            END_Addr:-    0xA01FFFFFUL
282        ******************************************************/
283        dwRegionBaseAddr =
284                USBHSRAM_START_ADDRESS |
285                MPU_REGION_VALID |
286                MPU_USBHSRAM_REGION;              //9
287
288        dwRegionAttr =
289                MPU_AP_FULL_ACCESS |
290                MPU_REGION_EXECUTE_NEVER |
291                SHAREABLE_DEVICE_TYPE |
292                MPU_CalMPURegionSize(USBHSRAM_END_ADDRESS - USBHSRAM_START_ADDRESS) |
293                MPU_REGION_ENABLE;
294
295        MPU_SetRegion(dwRegionBaseAddr, dwRegionAttr);
296
297
298        /* Enable the memory management fault , Bus Fault, Usage Fault exception */
299        SCB->SHCSR |= (SCB_SHCSR_MEMFAULTENA_Msk | SCB_SHCSR_BUSFAULTENA_Msk
300                                   | SCB_SHCSR_USGFAULTENA_Msk);
301
302        /* Enable the MPU region */
303        MPU_Enable(MPU_ENABLE | MPU_PRIVDEFENA);
304
305        memory_sync();
306}
307
308#ifdef ENABLE_TCM
309
310#if defined (__ICCARM__) /* IAR Ewarm */
311        #pragma section = "CSTACK"
312        #pragma section = "CSTACK_DTCM"
313        #define SRAM_STACK_BASE     (__section_begin("CSTACK"))
314        #define DTCM_STACK_BASE     (__section_begin("CSTACK_DTCM"))
315        #define SRAM_STACK_LIMIT    (__section_end("CSTACK"))
316        #define DTCM_STACK_LIMIT    (__section_end("CSTACK_DTCM"))
317#elif defined (__CC_ARM)  /* MDK */
318        extern uint32_t Image$$ARM_LIB_STACK$$Base;
319        extern uint32_t Image$$ARM_LIB_STACK$$ZI$$Limit;
320        extern uint32_t Image$$DTCM_STACK$$Base;
321        extern uint32_t Image$$DTCM_STACK$$ZI$$Limit;
322        #define SRAM_STACK_BASE     (&Image$$ARM_LIB_STACK$$Base)
323        #define DTCM_STACK_BASE     (&Image$$DTCM_STACK$$Base)
324        #define SRAM_STACK_LIMIT    (&Image$$ARM_LIB_STACK$$ZI$$Limit)
325        #define DTCM_STACK_LIMIT    (&Image$$DTCM_STACK$$ZI$$Limit)
326#elif defined (__GNUC__)  /* GCC */
327        extern char _sdtcm_stack, _edtcm_stack, _sstack, _estack;
328        #define SRAM_STACK_BASE     ((void *)(&_sstack))
329        #define DTCM_STACK_BASE     ((void *)(&_sdtcm_stack))
330        #define SRAM_STACK_LIMIT    ((void *)(&_estack))
331        #define DTCM_STACK_LIMIT    ((void *)(&_edtcm_stack))
332#endif
333
334/** \brief  Change stack's location to DTCM
335
336    The function changes the stack's location from SRAM to DTCM
337 */
338void TCM_StackInit(void);
339void TCM_StackInit(void)
340{
341        uint32_t offset = (uint32_t)SRAM_STACK_LIMIT - (uint32_t)DTCM_STACK_LIMIT;
342        volatile char *dst = (volatile char *)DTCM_STACK_LIMIT;
343        volatile char *src = (volatile char *)SRAM_STACK_LIMIT;
344
345        /* copy stack data from SRAM to DTCM */
346        while (src > (volatile char *)SRAM_STACK_BASE)
347                *--dst = *--src;
348
349        __set_MSP(__get_MSP() - offset);
350}
351
352#endif
353
354
355/**
356 * \brief Performs the low-level initialization of the chip.
357 */
358extern WEAK void LowLevelInit(void)
359{
360
361        SystemInit();
362#ifndef MPU_EXAMPLE_FEATURE
363        _SetupMemoryRegion();
364#endif
365
366#if defined(FFT_DEMO) && (defined(__GNUC__) || defined(__CC_ARM))
367        /* Enabling the FPU */
368        SCB->CPACR |= 0x00F00000;
369        __DSB();
370        __ISB();
371#endif
372
373#if defined(ENABLE_TCM) && defined(__GNUC__)
374        volatile char *dst = &_sitcm;
375        volatile char *src = &_itcm_lma;
376
377        /* copy code_TCM from flash to ITCM */
378        while (dst < &_eitcm)
379                *dst++ = *src++;
380
381#endif
382}
Note: See TracBrowser for help on using the repository browser.