source: rtems/c/src/exec/score/cpu/hppa1.1/hppa.h @ cd3868cd

4.104.114.84.95
Last change on this file since cd3868cd was cd3868cd, checked in by Joel Sherrill <joel.sherrill@…>, on Aug 15, 1996 at 9:09:02 PM

updates from Tony Bennett (tbennett@…)

  • Property mode set to 100644
File size: 30.4 KB
Line 
1/*
2 *  Description:
3 *             
4 * Definitions for HP PA Risc
5 * ref: PA RISC 1.1 Architecture and Instruction Set Reference Manual
6 *     
7 *  COPYRIGHT (c) 1994 by Division Incorporated
8 *
9 *  To anyone who acknowledges that this file is provided "AS IS"
10 *  without any express or implied warranty:
11 *      permission to use, copy, modify, and distribute this file
12 *      for any purpose is hereby granted without fee, provided that
13 *      the above copyright notice and this notice appears in all
14 *      copies, and that the name of Division Incorporated not be
15 *      used in advertising or publicity pertaining to distribution
16 *      of the software without specific, written prior permission.
17 *      Division Incorporated makes no representations about the
18 *      suitability of this software for any purpose.
19 *
20 *
21 * Note:
22 *      This file is included by both C and assembler code ( -DASM )
23 *
24 *  $Id$
25 */
26
27#ifndef _INCLUDE_HPPA_H
28#define _INCLUDE_HPPA_H
29
30#if defined(__cplusplus)
31extern "C" {
32#endif
33
34/*
35 *  The following define the CPU Family and Model within the family
36 *
37 *  NOTE: The string "REPLACE_THIS_WITH_THE_CPU_MODEL" is replaced
38 *        with the name of the appropriate macro for this target CPU.
39 */
40 
41#ifdef hppa1_1
42#undef hppa1_1
43#endif
44#define hppa1_1
45
46#ifdef REPLACE_THIS_WITH_THE_CPU_MODEL
47#undef REPLACE_THIS_WITH_THE_CPU_MODEL
48#endif
49#define REPLACE_THIS_WITH_THE_CPU_MODEL
50
51#ifdef REPLACE_THIS_WITH_THE_BSP
52#undef REPLACE_THIS_WITH_THE_BSP
53#endif
54#define REPLACE_THIS_WITH_THE_BSP
55
56/*
57 *  This section contains the information required to build
58 *  RTEMS for a particular member of the Hewlett Packard
59 *  PA-RISC family.  It does this by setting variables to
60 *  indicate which implementation dependent features are
61 *  present in a particular member of the family.
62 */
63
64#if !defined(CPU_MODEL_NAME)
65
66#if defined(hppa7100)
67
68#define CPU_MODEL_NAME  "hppa 7100"
69
70#elif defined(hppa7200)
71
72#define CPU_MODEL_NAME  "hppa 7200"
73
74#else
75
76#define CPU_MODEL_NAME  Unsupported CPU Model        /* cause an error on usage */
77
78#endif
79
80#endif /* !defined(CPU_MODEL_NAME) */
81         
82/*
83 *  Define the name of the CPU family.
84 */
85
86#if !defined(CPU_NAME)
87#define CPU_NAME "HP PA-RISC 1.1"
88#endif
89
90/*
91 * Processor Status Word (PSW) Masks
92 */
93
94#define HPPA_PSW_Y      0x80000000    /* Data Debug Trap Disable */
95#define HPPA_PSW_Z      0x40000000    /* Instruction Debug Trap Disable */
96#define HPPA_PSW_r2     0x20000000    /* reserved */
97#define HPPA_PSW_r3     0x10000000    /* reserved */
98#define HPPA_PSW_r4     0x08000000    /* reserved */
99#define HPPA_PSW_E      0x04000000    /* Little Endian on Memory References */
100#define HPPA_PSW_S      0x02000000    /* Secure Interval Timer */
101#define HPPA_PSW_T      0x01000000    /* Taken Branch Trap Enable */
102#define HPPA_PSW_H      0x00800000    /* Higher-Privilege Transfer Trap Enable*/
103#define HPPA_PSW_L      0x00400000    /* Lower-Privilege Transfer Trap Enable */
104#define HPPA_PSW_N      0x00200000    /* PC Queue Front Instruction Nullified */
105#define HPPA_PSW_X      0x00100000    /* Data Memory Break Disable */
106#define HPPA_PSW_B      0x00080000    /* Taken Branch in Previous Cycle */
107#define HPPA_PSW_C      0x00040000    /* Code Address Translation Enable */
108#define HPPA_PSW_V      0x00020000    /* Divide Step Correction */
109#define HPPA_PSW_M      0x00010000    /* High-Priority Machine Check Disable */
110#define HPPA_PSW_CB     0x0000ff00    /* Carry/Borrow Bits */
111#define HPPA_PSW_r24    0x00000080    /* reserved */
112#define HPPA_PSW_G      0x00000040    /* Debug trap Enable */
113#define HPPA_PSW_F      0x00000020    /* Performance monitor interrupt unmask */
114#define HPPA_PSW_R      0x00000010    /* Recovery Counter Enable */
115#define HPPA_PSW_Q      0x00000008    /* Interruption State Collection Enable */
116#define HPPA_PSW_P      0x00000004    /* Protection ID Validation Enable */
117#define HPPA_PSW_D      0x00000002    /* Data Address Translation Enable */
118#define HPPA_PSW_I      0x00000001    /* External, Power Failure, */
119                                      /*   Low-Priority Machine Check */
120                                      /*   Interruption Enable */
121
122/*
123 * HPPA traps and interrupts
124 * basic layout.  Note numbers do not denote priority
125 *
126 *      0-31    basic traps and interrupts defined by HPPA architecture
127 *      0-31    32 external interrupts
128 *     32-...   bsp defined
129 */
130
131#define HPPA_TRAP_NON_EXISTENT                     0
132/* group 1 */
133#define HPPA_TRAP_HIGH_PRIORITY_MACHINE_CHECK      1
134/* group 2 */
135#define HPPA_TRAP_POWER_FAIL                       2
136#define HPPA_TRAP_RECOVERY_COUNTER                 3
137#define HPPA_TRAP_EXTERNAL_INTERRUPT               4
138#define HPPA_TRAP_LOW_PRIORITY_MACHINE_CHECK       5
139#define HPPA_TRAP_PERFORMANCE_MONITOR             29
140/* group 3 */
141#define HPPA_TRAP_INSTRUCTION_TLB_MISS             6
142#define HPPA_TRAP_INSTRUCTION_MEMORY_PROTECTION    7
143#define HPPA_TRAP_INSTRUCTION_DEBUG               30
144#define HPPA_TRAP_ILLEGAL_INSTRUCTION              8
145#define HPPA_TRAP_BREAK_INSTRUCTION                9
146#define HPPA_TRAP_PRIVILEGED_OPERATION            10
147#define HPPA_TRAP_PRIVILEGED_REGISTER             11
148#define HPPA_TRAP_OVERFLOW                        12
149#define HPPA_TRAP_CONDITIONAL                     13
150#define HPPA_TRAP_ASSIST_EXCEPTION                14
151#define HPPA_TRAP_DATA_TLB_MISS                   15
152#define HPPA_TRAP_NON_ACCESS_INSTRUCTION_TLB_MISS 16
153#define HPPA_TRAP_NON_ACCESS_DATA_TLB_MISS        17
154#define HPPA_TRAP_DATA_MEMORY_ACCESS_RIGHTS       26
155#define HPPA_TRAP_DATA_MEMORY_PROTECTION_ID       27
156#define HPPA_TRAP_UNALIGNED_DATA_REFERENCE        28
157#define HPPA_TRAP_DATA_MEMORY_PROTECTION          18
158#define HPPA_TRAP_DATA_MEMORY_BREAK               19
159#define HPPA_TRAP_TLB_DIRTY_BIT                   20
160#define HPPA_TRAP_PAGE_REFERENCE                  21
161#define HPPA_TRAP_DATA_DEBUG                      31
162#define HPPA_TRAP_ASSIST_EMULATION                22
163/* group 4 */
164#define HPPA_TRAP_HIGHER_PRIVILEGE_TRANSFER       23
165#define HPPA_TRAP_LOWER_PRIVILEGE_TRANSFER        24
166#define HPPA_TRAP_TAKEN_BRANCH                    25
167
168#define HPPA_INTERNAL_TRAPS                       32
169
170/* External Interrupts via interrupt 4 */
171
172#define HPPA_INTERRUPT_EXTERNAL_0                  0
173#define HPPA_INTERRUPT_EXTERNAL_1                  1
174#define HPPA_INTERRUPT_EXTERNAL_2                  2
175#define HPPA_INTERRUPT_EXTERNAL_3                  3
176#define HPPA_INTERRUPT_EXTERNAL_4                  4
177#define HPPA_INTERRUPT_EXTERNAL_5                  5
178#define HPPA_INTERRUPT_EXTERNAL_6                  6
179#define HPPA_INTERRUPT_EXTERNAL_7                  7
180#define HPPA_INTERRUPT_EXTERNAL_8                  8
181#define HPPA_INTERRUPT_EXTERNAL_9                  9
182#define HPPA_INTERRUPT_EXTERNAL_10                10
183#define HPPA_INTERRUPT_EXTERNAL_11                11
184#define HPPA_INTERRUPT_EXTERNAL_12                12
185#define HPPA_INTERRUPT_EXTERNAL_13                13
186#define HPPA_INTERRUPT_EXTERNAL_14                14
187#define HPPA_INTERRUPT_EXTERNAL_15                15
188#define HPPA_INTERRUPT_EXTERNAL_16                16
189#define HPPA_INTERRUPT_EXTERNAL_17                17
190#define HPPA_INTERRUPT_EXTERNAL_18                18
191#define HPPA_INTERRUPT_EXTERNAL_19                19
192#define HPPA_INTERRUPT_EXTERNAL_20                20
193#define HPPA_INTERRUPT_EXTERNAL_21                21
194#define HPPA_INTERRUPT_EXTERNAL_22                22
195#define HPPA_INTERRUPT_EXTERNAL_23                23
196#define HPPA_INTERRUPT_EXTERNAL_24                24
197#define HPPA_INTERRUPT_EXTERNAL_25                25
198#define HPPA_INTERRUPT_EXTERNAL_26                26
199#define HPPA_INTERRUPT_EXTERNAL_27                27
200#define HPPA_INTERRUPT_EXTERNAL_28                28
201#define HPPA_INTERRUPT_EXTERNAL_29                29
202#define HPPA_INTERRUPT_EXTERNAL_30                30
203#define HPPA_INTERRUPT_EXTERNAL_31                31
204
205#define HPPA_INTERRUPT_EXTERNAL_INTERVAL_TIMER    HPPA_INTERRUPT_EXTERNAL_0
206#define HPPA_EXTERNAL_INTERRUPTS                  32
207
208/* BSP defined interrupts begin here */
209
210#define HPPA_INTERRUPT_MAX  32
211
212/*
213 * Cache characteristics
214 */
215 
216#define HPPA_CACHELINE_SIZE     32
217#define HPPA_CACHELINE_MASK     (HPPA_CACHELINE_SIZE - 1)
218
219/*
220 * page size characteristics
221 */
222
223#define HPPA_PAGE_SIZE          4096
224#define HPPA_PAGE_MASK          (0xfffff000)
225
226
227/*
228 * TLB characteristics
229 *
230 * Flags and Access Control layout for using TLB protection insertion
231 *
232 *                      1 1 1 1 1 1 1 1 1 1 2 2 2 2 2 2 2 2 2 2 3 3
233 *  0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0 1
234 * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
235 * |?|?|T|D|B|type |PL1|Pl2|U|           access id               |?|
236 * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
237 *
238 */
239
240/*
241 * Access rights (type + PL1 + PL2)
242 */
243#define HPPA_PROT_R    0x00c00000   /* Read Only, no Write, no Execute */
244#define HPPA_PROT_RW   0x01c00000   /* Read & Write Only, no Execute */
245#define HPPA_PROT_RX   0x02c00000   /* Read & Execute Only, no Write */
246#define HPPA_PROT_RWX  0x03c00000   /* Read, Write, Execute */
247#define HPPA_PROT_X0   0x04c00000   /* Execute Only, Promote to Level 0 */
248#define HPPA_PROT_X1   0x05c00000   /* Execute Only, Promote to Level 1 */
249#define HPPA_PROT_X2   0x06c00000   /* Execute Only, Promote to Level 2 */
250#define HPPA_PROT_X3   0x07c00000   /* Execute Only, Promote to Level 3 */
251
252/*
253 * Floating point status register definitions
254 */
255
256#define HPPA_FPSTATUS_ENABLE_I    0x00000001    /* inexact operation */
257#define HPPA_FPSTATUS_ENABLE_U    0x00000002    /* underflow */
258#define HPPA_FPSTATUS_ENABLE_O    0x00000004    /* overflow */
259#define HPPA_FPSTATUS_ENABLE_Z    0x00000008    /* division by zero */
260#define HPPA_FPSTATUS_ENABLE_V    0x00000010    /* invalid operation */
261#define HPPA_FPSTATUS_D           0x00000020    /* denormalize as zero */
262#define HPPA_FPSTATUS_T           0x00000040    /* delayed trap */
263#define HPPA_FPSTATUS_RM_MASK     0x00000600    /* rounding mode */
264#define HPPA_FPSTATUS_RM_SHIFT    9
265#define HPPA_FPSTATUS_CQ_MASK     0x001FFC00    /* compare queue */
266#define HPPA_FPSTATUS_CQ_SHIFT    13
267#define HPPA_FPSTATUS_C           0x04000000    /* most recent ompare bit */
268#define HPPA_FPSTATUS_FLAG_I      0x08000000    /* inexact */
269#define HPPA_FPSTATUS_FLAG_U      0x10000000    /* underflow */
270#define HPPA_FPSTATUS_FLAG_O      0x20000000    /* overflow */
271#define HPPA_FPSTATUS_FLAG_Z      0x40000000    /* division by zero */
272#define HPPA_FPSTATUS_FLAG_V      0x80000000    /* invalid operation */
273
274
275/*
276 * Inline macros for misc. interesting opcodes
277 */
278
279/* generate a global label */
280#define HPPA_ASM_LABEL(label) \
281    asm(".export " label ", ! .label " label);
282
283/* Return From Interrupt                RFI */
284#define HPPA_ASM_RFI()                  asm volatile ("rfi")
285
286/* Set System Mask                      SSM i,t */
287#define HPPA_ASM_SSM(i,gr)              asm volatile ("ssm %1, %0" \
288                                                      : "=r" (gr)   \
289                                                      : "i"  (i))
290/* Reset System Mask                    RSM i,t */
291#define HPPA_ASM_RSM(i,gr)              asm volatile ("rsm %1, %0" \
292                                                      : "=r" (gr)   \
293                                                      : "i"  (i))
294/* Move To System Mask                  MTSM r */
295#define HPPA_ASM_MTSM(gr)               asm volatile ("mtsm %0" \
296                                                      : : "r" (gr))
297
298/* Load Space Identifier                LDSID (s,b),t */
299#define HPPA_ASM_LDSID(sr,grb,grt)      asm volatile ("ldsid (%1,%2),%0" \
300                                                      : "=r" (grt)  \
301                                                      : "i"  (sr), \
302                                                        "r"  (grb))
303
304/*
305 * Gcc extended asm doesn't really allow for treatment of space registers
306 * as "registers", so we have to use "i" format.
307 * Unfortunately this means that the "=" constraint is not available.
308 */
309
310/* Move To Space Register               MTSP r,sr */
311#define HPPA_ASM_MTSP(gr,sr)            asm volatile ("mtsp %1,%0" \
312                                                      : : "i"  (sr),  \
313                                                          "r"  (gr))
314
315/* Move From Space Register             MFSP sr,t */
316#define HPPA_ASM_MFSP(sr,gr)            asm volatile ("mfsp %1,%0" \
317                                                      : "=r" (gr)  \
318                                                      : "i"  (sr))
319
320/* Move To Control register             MTCTL r,t */
321#define HPPA_ASM_MTCTL(gr,cr)           asm volatile ("mtctl %1,%0" \
322                                                      : : "i" (cr), \
323                                                          "r" (gr))
324
325/* Move From Control register           MFCTL r,t */
326#define HPPA_ASM_MFCTL(cr,gr)           asm volatile ("mfctl %1,%0" \
327                                                      : "=r" (gr) \
328                                                      : "i" (cr))
329
330/* Synchronize caches                   SYNC */
331#define HPPA_ASM_SYNC()                 asm volatile ("sync")
332
333/* Probe Read Access                    PROBER (s,b),r,t */
334#define HPPA_ASM_PROBER(sr,groff,gracc,grt) \
335                                        asm volatile ("prober (%1,%2),%3,%0" \
336                                                      : "=r" (grt) \
337                                                      : "i"  (sr), \
338                                                        "r"  (groff), \
339                                                        "r"  (gracc))
340
341/* Probe Read Access Immediate          PROBERI (s,b),i,t*/
342#define HPPA_ASM_PROBERI(sr,groff,iacc,grt) \
343                                        asm volatile ("proberi (%1,%2),%3,%0" \
344                                                      : "=r" (grt) \
345                                                      : "i"  (sr), \
346                                                        "r"  (groff), \
347                                                        "i"  (iacc))
348
349/* Probe Write Access                   PROBEW (s,b),r,t */
350#define HPPA_ASM_PROBEW(sr,groff,gracc,grt) \
351                                        asm volatile ("probew (%1,%2),%3,%0" \
352                                                      : "=r" (grt) \
353                                                      : "i"  (sr), \
354                                                        "r"  (groff), \
355                                                        "r"  (gracc))
356
357/* Probe Write Access Immediate         PROBEWI (s,b),i,t */
358#define HPPA_ASM_PROBEWI(sr,groff,iacc,grt) \
359                                        asm volatile ("probewi (%1,%2),%3,%0" \
360                                                      : "=r" (grt) \
361                                                      : "i"  (sr), \
362                                                        "r"  (groff), \
363                                                        "i"  (iacc))
364
365/* Load Physical Address                LPA x(s,b),t */
366#define HPPA_ASM_LPA(sr,grb,grt)        asm volatile ("lpa %%r0(%1,%2),%0" \
367                                                      : "=r" (grt) \
368                                                      : "i"  (sr), \
369                                                        "r"  (grb))
370
371/* Load Coherence Index                 LCI x(s,b),t */
372/* AKA: Load Hash Address               LHA x(s,b),t */
373#define HPPA_ASM_LCI(grx,sr,grb,grt)    asm volatile ("lha %1(%2,%3),%0" \
374                                                      : "=r" (grt) \
375                                                      : "r"  (grx),\
376                                                        "i"  (sr), \
377                                                        "r"  (grb))
378#define HPPA_ASM_LHA(grx,sr,grb,grt)    HPPA_ASM_LCI(grx,sr,grb,grt)
379
380/* Purge Data Tlb                       PDTLB  x(s,b) */
381#define HPPA_ASM_PDTLB(grx,sr,grb)      asm volatile ("pdtlb %0(%1,%2)" \
382                                                      : : "r"  (grx), \
383                                                          "i"  (sr),  \
384                                                          "r"  (grb))
385
386/* Purge Instruction Tlb                PITLB  x(s,b) */
387#define HPPA_ASM_PITLB(grx,sr,grb)      asm volatile ("pitlb %0(%1,%2)" \
388                                                      : : "r"  (grx), \
389                                                          "i"  (sr),  \
390                                                          "r"  (grb))
391
392/* Purge Data Tlb Entry                 PDTLBE  x(s,b) */
393#define HPPA_ASM_PDTLBE(grx,sr,grb)     asm volatile ("pdtlbe %0(%1,%2)" \
394                                                      : : "r"  (grx), \
395                                                          "i"  (sr),  \
396                                                          "r"  (grb))
397
398/* Purge Instruction Tlb Entry          PITLBE  x(s,b) */
399#define HPPA_ASM_PITLBE(grx,sr,grb)     asm volatile ("pitlbe %0(%1,%2)" \
400                                                      : : "r"  (grx), \
401                                                          "i"  (sr),  \
402                                                          "r"  (grb))
403
404
405/* Insert Data TLB Address              IDTLBA r,(s,b) */
406#define HPPA_ASM_IDTLBA(gr,sr,grb)      asm volatile ("idtlba %0,(%1,%2)" \
407                                                      : : "r"  (gr),  \
408                                                          "i"  (sr),  \
409                                                          "r"  (grb))
410
411/* Insert Instruction TLB Address       IITLBA r,(s,b) */
412#define HPPA_ASM_IITLBA(gr,sr,grb)      asm volatile ("iitlba %0,(%1,%2)" \
413                                                      : : "r"  (gr),  \
414                                                          "i"  (sr),  \
415                                                          "r"  (grb))
416
417/* Insert Data TLB Protection           IDTLBP r,(s,b) */
418#define HPPA_ASM_IDTLBP(gr,sr,grb)      asm volatile ("idtlbp %0,(%1,%2)" \
419                                                      : : "r"  (gr),  \
420                                                          "i"  (sr),  \
421                                                          "r"  (grb))
422
423/* Insert Instruction TLB Protection    IITLBP r,(s,b) */
424#define HPPA_ASM_IITLBP(gr,sr,grb)      asm volatile ("iitlbp %0,(%1,%2)" \
425                                                      : : "r"  (gr),  \
426                                                          "i"  (sr),  \
427                                                          "r"  (grb))
428
429/* Purge Data Cache                     PDC x(s,b) */
430#define HPPA_ASM_PDC(grx,sr,grb)        asm volatile ("pdc %0(%1,%2)" \
431                                                      : : "r"  (grx), \
432                                                          "i"  (sr),  \
433                                                          "r"  (grb))
434
435/* Flush Data Cache                     FDC x(s,b) */
436#define HPPA_ASM_FDC(grx,sr,grb)        asm volatile ("fdc %0(%1,%2)" \
437                                                      : : "r"  (grx), \
438                                                          "i"  (sr),  \
439                                                          "r"  (grb))
440
441/* Flush Instruction Cache              FDC x(s,b) */
442#define HPPA_ASM_FIC(grx,sr,grb)        asm volatile ("fic %0(%1,%2)" \
443                                                      : : "r"  (grx), \
444                                                          "i"  (sr),  \
445                                                          "r"  (grb))
446
447/* Flush Data Cache Entry               FDCE x(s,b) */
448#define HPPA_ASM_FDCE(grx,sr,grb)       asm volatile ("fdce %0(%1,%2)" \
449                                                      : : "r"  (grx), \
450                                                          "i"  (sr),  \
451                                                          "r"  (grb))
452
453/* Flush Instruction Cache Entry        FICE x(s,b) */
454#define HPPA_ASM_FICE(grx,sr,grb)       asm volatile ("fice %0(%1,%2)" \
455                                                      : : "r"  (grx), \
456                                                          "i"  (sr),  \
457                                                          "r"  (grb))
458
459/* Break                                BREAK i5,i13 */
460#define HPPA_ASM_BREAK(i5,i13)          asm volatile ("break %0,%1" \
461                                                      : : "i" (i5), \
462                                                          "i" (i13))
463
464/* Load and Clear Word Short            LDCWS d(s,b),t */
465#define HPPA_ASM_LDCWS(i,sr,grb,grt)    asm volatile ("ldcws %1(%2,%3),%0" \
466                                                      : "=r" (grt) \
467                                                      : "i"  (i),  \
468                                                        "i"  (sr), \
469                                                        "r"  (grb))
470
471/* Load and Clear Word Indexed          LDCWX x(s,b),t */
472#define HPPA_ASM_LDCWX(grx,sr,grb,grt)  asm volatile ("ldcwx %1(%2,%3),%0" \
473                                                      : "=r" (grt)  \
474                                                      : "r"  (grx), \
475                                                        "i"  (sr),  \
476                                                        "r"  (grb))
477
478/* Load Word Absolute Short             LDWAS d(b),t */
479/* NOTE: "short" here means "short displacement"     */
480#define HPPA_ASM_LDWAS(disp,grbase,gr)  asm volatile("ldwas %1(%2),%0" \
481                                                     : "=r" (gr)    \
482                                                     : "i"  (disp), \
483                                                       "r"  (grbase))
484
485/* Store Word Absolute Short            STWAS r,d(b) */
486/* NOTE: "short" here means "short displacement"     */
487#define HPPA_ASM_STWAS(gr,disp,grbase)  asm volatile("stwas %0,%1(%2)" \
488                                                     : : "r" (gr),   \
489                                                         "i" (disp), \
490                                                         "r" (grbase))
491
492/*
493 * Swap bytes
494 * REFERENCE:  PA72000 TRM -- Appendix C
495 */
496#define HPPA_ASM_SWAPBYTES(value, swapped)  asm volatile( \
497    " shd    %1,%1,16,%0  \n\
498      dep    %0,15,8,%0   \n\
499      shd    %1,%0,8,%0"    \
500    : "=r" (swapped)        \
501    : "r" (value)           \
502  )
503
504
505/* 72000 Diagnose instructions follow
506 * These macros assume gas knows about these instructions.
507 * gas2.2.u1 did not.
508 * I added them to my copy and installed it locally.
509 *
510 * There are *very* special requirements for these guys
511 *   ref: TRM 6.1.3 Programming Constraints
512 *
513 * The macros below handle the following rules
514 *
515 *   Except for WIT, WDT, WDD, WIDO, WIDE, all DIAGNOSE must be doubled.
516 *   Must never be nullified (hence the leading nop)
517 *   NOP must preced every RDD,RDT,WDD,WDT,RDTLB
518 *   Instruction preceeding GR_SHDW must not set any of the GR's saved
519 *
520 * The macros do *NOT* deal with the following problems
521 *   doubled DIAGNOSE instructions must not straddle a page boundary
522 *       if code translation enabled.  (since 2nd could trap on ITLB)
523 *   If you care about DHIT and DPE bits of DR0, then
524 *       No store instruction in the 2 insn window before RDD
525 */
526
527
528/* Move To CPU/DIAG register            MTCPU r,t */
529#define HPPA_ASM_MTCPU(gr,dr)           asm volatile (" nop \n"          \
530                                                      " mtcpu %1,%0 \n"  \
531                                                      " mtcpu %1,%0"     \
532                                                      : : "i" (dr), \
533                                                          "r" (gr))
534
535/* Move From CPU/DIAG register          MFCPU r,t */
536#define HPPA_ASM_MFCPU(dr,gr)           asm volatile (" nop \n"          \
537                                                      " mfcpu %1,%0\n"   \
538                                                      " mfcpu %1,%0"     \
539                                                      : "=r" (gr) \
540                                                      : "i" (dr))
541
542/* Transfer of Control Enable           TOC_EN */
543#define HPPA_ASM_TOC_EN()               asm volatile (" tocen \n" \
544                                                      " tocen")
545
546/* Transfer of Control Disable          TOC_DIS */
547#define HPPA_ASM_TOC_DIS()              asm volatile (" tocdis \n" \
548                                                      " tocdis")
549
550/* Shadow Registers to General Register SHDW_GR */
551#define HPPA_ASM_SHDW_GR()              asm volatile (" shdwgr \n" \
552                                                      " shdwgr"    \
553                                                ::: "r1" "r8" "r9" "r16" \
554                                                    "r17" "r24" "r25")
555
556/* General Registers to Shadow Register GR_SHDW */
557#define HPPA_ASM_GR_SHDW()              asm volatile (" nop \n" \
558                                                      " grshdw \n" \
559                                                      " grshdw")
560
561/*
562 * Definitions of special registers for use by the above macros.
563 */
564
565/* Hardware Space Registers */
566#define HPPA_SR0     0
567#define HPPA_SR1     1
568#define HPPA_SR2     2
569#define HPPA_SR3     3
570#define HPPA_SR4     4
571#define HPPA_SR5     5
572#define HPPA_SR6     6
573#define HPPA_SR7     7
574
575/* Hardware Control Registers */
576#define HPPA_CR0     0
577#define HPPA_RCTR    0               /* Recovery Counter Register */
578
579#define HPPA_CR8     8               /* Protection ID 1 */
580#define HPPA_PIDR1   8
581
582#define HPPA_CR9     9               /* Protection ID 2 */
583#define HPPA_PIDR2   9
584
585#define HPPA_CR10    10
586#define HPPA_CCR     10              /* Coprocessor Confiquration Register */
587
588#define HPPA_CR11    11
589#define HPPA_SAR     11              /* Shift Amount Register */
590
591#define HPPA_CR12    12
592#define HPPA_PIDR3   12              /* Protection ID 3 */
593
594#define HPPA_CR13    13
595#define HPPA_PIDR4   13              /* Protection ID 4 */
596
597#define HPPA_CR14    14
598#define HPPA_IVA     14              /* Interrupt Vector Address */
599
600#define HPPA_CR15    15
601#define HPPA_EIEM    15              /* External Interrupt Enable Mask */
602
603#define HPPA_CR16    16
604#define HPPA_ITMR    16              /* Interval Timer */
605
606#define HPPA_CR17    17
607#define HPPA_PCSQ    17              /* Program Counter Space queue */
608
609#define HPPA_CR18    18
610#define HPPA_PCOQ    18              /* Program Counter Offset queue */
611
612#define HPPA_CR19    19
613#define HPPA_IIR     19              /* Interruption Instruction Register */
614
615#define HPPA_CR20    20
616#define HPPA_ISR     20              /* Interruption Space Register */
617
618#define HPPA_CR21    21
619#define HPPA_IOR     21              /* Interruption Offset Register */
620
621#define HPPA_CR22    22
622#define HPPA_IPSW    22              /* Interrpution Processor Status Word */
623
624#define HPPA_CR23    23
625#define HPPA_EIRR    23              /* External Interrupt Request */
626
627#define HPPA_CR24    24
628#define HPPA_PPDA    24              /* Physcial Page Directory Address */
629#define HPPA_TR0     24              /* Temporary register 0 */
630
631#define HPPA_CR25    25
632#define HPPA_HTA     25              /* Hash Table Address */
633#define HPPA_TR1     25              /* Temporary register 1 */
634
635#define HPPA_CR26    26
636#define HPPA_TR2     26              /* Temporary register 2 */
637
638#define HPPA_CR27    27
639#define HPPA_TR3     27              /* Temporary register 3 */
640
641#define HPPA_CR28    28
642#define HPPA_TR4     28              /* Temporary register 4 */
643
644#define HPPA_CR29    29
645#define HPPA_TR5     29              /* Temporary register 5 */
646
647#define HPPA_CR30    30
648#define HPPA_TR6     30              /* Temporary register 6 */
649
650#define HPPA_CR31    31
651#define HPPA_CPUID   31              /* MP identifier */
652
653/*
654 * Diagnose registers
655 */
656
657#define HPPA_DR0      0
658#define HPPA_DR1      1
659#define HPPA_DR8      8
660#define HPPA_DR24    24
661#define HPPA_DR25    25
662
663/*
664 * Tear apart a break instruction to find its type.
665 */
666#define HPPA_BREAK5(x)          ((x) & 0x1F)
667#define HPPA_BREAK13(x)         (((x) >> 13) & 0x1FFF)
668
669/* assemble a break instruction */
670#define HPPA_BREAK(i5,i13)      (((i5) & 0x1F) | (((i13) & 0x1FFF) << 13))
671
672
673/*
674 * this won't work in ASM or non-GNU compilers
675 */
676
677#if !defined(ASM) && defined(__GNUC__)
678
679/*
680 * static inline utility functions to get at control registers
681 */
682
683#define EMIT_GET_CONTROL(name, reg)            \
684static __inline__ unsigned int                 \
685get_ ## name (void)                            \
686{                                              \
687    unsigned int value;                        \
688    HPPA_ASM_MFCTL(reg, value);                \
689    return value;                              \
690}
691
692#define EMIT_SET_CONTROL(name, reg)            \
693static __inline__ void                         \
694set_ ## name (unsigned int new_value)          \
695{                                              \
696    HPPA_ASM_MTCTL(new_value, reg);            \
697}
698
699#define EMIT_CONTROLS(name, reg)               \
700    EMIT_GET_CONTROL(name, reg)                \
701    EMIT_SET_CONTROL(name, reg)
702
703EMIT_CONTROLS(recovery, HPPA_RCTR);          /* CR0  */
704EMIT_CONTROLS(pid1, HPPA_PIDR1);             /* CR8  */
705EMIT_CONTROLS(pid2, HPPA_PIDR2);             /* CR9  */
706EMIT_CONTROLS(ccr, HPPA_CCR);                /* CR10; CCR and SCR share CR10 */
707EMIT_CONTROLS(scr, HPPA_CCR);                /* CR10; CCR and SCR share CR10 */
708EMIT_CONTROLS(sar, HPPA_SAR);                /* CR11 */
709EMIT_CONTROLS(pid3, HPPA_PIDR3);             /* CR12 */
710EMIT_CONTROLS(pid4, HPPA_PIDR4);             /* CR13 */
711EMIT_CONTROLS(iva, HPPA_IVA);                /* CR14 */
712EMIT_CONTROLS(eiem, HPPA_EIEM);              /* CR15 */
713EMIT_CONTROLS(itimer, HPPA_ITMR);            /* CR16 */
714EMIT_CONTROLS(pcsq, HPPA_PCSQ);              /* CR17 */
715EMIT_CONTROLS(pcoq, HPPA_PCOQ);              /* CR18 */
716EMIT_CONTROLS(iir, HPPA_IIR);                /* CR19 */
717EMIT_CONTROLS(isr, HPPA_ISR);                /* CR20 */
718EMIT_CONTROLS(ior, HPPA_IOR);                /* CR21 */
719EMIT_CONTROLS(ipsw, HPPA_IPSW);              /* CR22 */
720EMIT_CONTROLS(eirr, HPPA_EIRR);              /* CR23 */
721EMIT_CONTROLS(tr0, HPPA_TR0);                /* CR24 */
722EMIT_CONTROLS(tr1, HPPA_TR1);                /* CR25 */
723EMIT_CONTROLS(tr2, HPPA_TR2);                /* CR26 */
724EMIT_CONTROLS(tr3, HPPA_TR3);                /* CR27 */
725EMIT_CONTROLS(tr4, HPPA_TR4);                /* CR28 */
726EMIT_CONTROLS(tr5, HPPA_TR5);                /* CR29 */
727EMIT_CONTROLS(tr6, HPPA_TR6);                /* CR30 */
728EMIT_CONTROLS(tr7, HPPA_CR31);               /* CR31 */
729
730#endif /* ASM and GNU */
731
732/*
733 * If and How to invoke the debugger (a ROM debugger generally)
734 */
735#define CPU_INVOKE_DEBUGGER \
736    do { \
737        HPPA_ASM_BREAK(1,1); \
738    } while (0)
739
740#ifdef __cplusplus
741}
742#endif
743
744#endif /* ! _INCLUDE_HPPA_H */
745
Note: See TracBrowser for help on using the repository browser.