source: rtems/bsps/m68k/genmcf548x/README @ 947c6645

Last change on this file since 947c6645 was 947c6645, checked in by Christian Mauderer <christian.mauderer@…>, on 03/07/22 at 13:06:23

bsps/m68k: Restore license file

Quite some files in the bsps/m68k/genmcf548x mention a
Freescale_license.txt file. The file has been accidentally removed
during the source reorganization in 2018. This commit restores it and
moves it to the right location for licenses.

Update #4625.

  • Property mode set to 100644
File size: 8.5 KB
Line 
1# RTEMS generic mcf548x BSP
2#
3# Copyright (c) 2007 embedded brains GmbH.  All rights reserved.
4#
5# Parts of the code has been derived from the "dBUG source code"
6# package Freescale is providing for M548X EVBs. The usage of
7# the modified or unmodified code and it's integration into the
8# generic mcf548x BSP has been done according to the Freescale
9# license terms.
10#
11# The Freescale license terms can be reviewed in the file
12#
13#    LICENSE.Freescale
14#
15# The generic mcf548x BSP has been developed on the basic
16# structures and modules of the av5282 BSP.
17#
18# The license and distribution terms for this file may be
19# found in the file LICENSE in this distribution or at
20# http://www.rtems.org/license/LICENSE.
21
22
23Description: Generic mcf548x BSP
24
25The genmcf548x supports several boards based on the Freescale MCF547x/8x
26ColdFire microcontrollers
27
28Supported Hardware: mcf5484FireEngine
29=============================
30CPU:         MCF548x, 200MHz
31XLB:         100 MHz, which is the main clock for all onchip peripherals
32RAM:         64M (m5484FireEngine)
33Boot-Flash:  2M (m5484FireEngine)
34Code-Flash:  16M (m5484FireEngine)
35Core-SRAM:   8K
36Core-SysRAM: 32K
37Boot-Monitor:None
38
39Supported Hardware: COBRA5475
40=============================
41CPU:         MCF5475, 266MHz
42XLB:         132 MHz, which is the main clock for all onchip peripherals
43RAM:         128M
44Boot-Flash:  32M
45Core-SRAM:   8K
46Core-SysRAM: 32K
47Boot-Monitor:DBug
48
49
50ACKNOWLEDGEMENTS:
51=================
52This BSP is based on the
53
54  av5282 BSP
55
56and the work of
57
58  D. Peter Siddons
59  Brett Swimley
60  Jay Monkman
61  Eric Norum
62  Mike Bertosh
63
64BSP INFO:
65=========
66BSP NAME:           genmcf548x
67BOARD:              various MCF547x/8x based boards
68CPU FAMILY:         ColdFire 548x
69CPU:                MCF5475/MCF5484
70FPU:                MCF548x FPU, context switch supported by RTEMS multitasking
71EMAC:               MCF548x EMAC context switch supported by RTEMS multitasking (handeld together with FPU context)
72
73PERIPHERALS
74===========
75TIMERS:             2 slice timers, 4 general purpose timers  (SLT0 is used for RTEMS clock, SLT1 is used for diagnostic pupose)
76RESOLUTION:         System tick 10 millieconds (via SLT0)
77SERIAL PORTS:       Internal PSC 0-3
78NETWORKING:         Internal 10/100MHz FEC on two channels
79
80DRIVER INFORMATION
81==================
82CLOCK DRIVER:       SLT0
83TIMER DRIVER:       SLT1 (diagnostics)
84TTY DRIVER:         PSC0-3
85
86STDIO
87=====
88PORT:               PSC0 (UART mode) terminal
89ELECTRICAL:         RS-232
90BAUD:               9600
91BITS PER CHARACTER: 8
92PARITY:             None
93STOP BITS:          1
94MODES:              Interrupt driven (polled mode alternatively)
95
96
97----------------------------------------------------------------------
98
99      Memory map of m5484FireEngine as set up by BSP initialization:
100
101          +--------------------------------------------------+
1020000 0000 |    64 MByte SDRAM (external)                     | 03FF FFFF
103          .                                                  .
104          .                                                  .
105          .                                                  .
106 
107         
108m5484FireEngine:
109         
110         
111          |                                                  | 0FFF FFFF
112          +--------------------------------------------------+
1131000 0000 |    internal per. registers via MBAR              | 1003 FFFF
114          .                                                  .
115          .                                                  .
116          .                                                  .
117          |                                                  |
118          +--------------------------------------------------+
1192000 0000 |    8K core SRAM (internal)                       | 2000 1FFF
120          .                                                  .
121          .                                                  .
122          .                                                  .
123         
124m5484FireEngine:
125
126          |                                                  |
127          +--------------------------------------------------+
128E000 0000 |    16M code flash (external)                     | E0FF FFFF
129          .                                                  .
130          .                                                  .
131          .                                                  .
132          |                                                  |
133          +--------------------------------------------------+         
134FF80 0000 | External 8 MByte Flash memory                    | FF9F FFFF
135          .                                                  .
136          .                                                  .
137          .                                                  .         
138          |                                                  | FFFF FFFF
139          +--------------------------------------------------+
140
141
142----------------------------------------------------------------------
143
144      Memory map for COBRA5475 as set up by DBug:
145
146          +--------------------------------------------------+
147F000 0000 |   128 MByte SDRAM (external)                     |
148          .                                                  .
149          .   (first 256KByte reserved for DBug)             .
150          .                                                  . F03F FFFF
151F040 0000 |                                                  |
152          .                                                  .
153          .                                                  .
154          .                                                  .
155          |                                                  | F7FF FFFF
156          +--------------------------------------------------+
157FC00 0000 |    32M code flash (external)                     |
158          .                                                  .
159          .                                                  .
160          .                                                  .
161          |                                                  | FDFF FFFF
162          +--------------------------------------------------+         
163FE00 0000 |    internal per. registers via MBAR              |
164          .                                                  .
165          .                                                  .
166          .                                                  .
167          |                                                  | FE03 FFFF
168          +--------------------------------------------------+
169FF00 0000 |    8K core SRAM (internal)                       |
170          .                                                  .
171          .                                                  .
172          .                                                  .
173          |                                                  | FF00 1FFF
174          +--------------------------------------------------+
175
176============================================================================
177
178      Interrupt map
179
180+-----+-----------------------------------------------------------------------+
181|     |                                PRIORITY                               |
182+-----+--------+--------+--------+--------+--------+--------+--------+--------+
183|LEVEL|    7   |    6   |    5   |    4   |    3   |    2   |    1   |    0   |
184+-----+--------+--------+--------+--------+--------+--------+--------+--------+
185|  7  |        |        |        |        |        |        |        |        |
186+-----+--------+--------+--------+--------+--------+--------+--------+--------+
187|  6  |        |        |        |        |        |        |        |        |
188+-----+--------+--------+--------+--------+--------+--------+--------+--------+
189|  5  |        |        |        |        |        |        |        |        |
190+-----+--------+--------+--------+--------+--------+--------+--------+--------+
191|  4  |        |        |        |        |        |        |        |  SLT0  |
192+-----+--------+--------+--------+--------+--------+--------+--------+--------+
193|  3  | PSC 0  | PSC 1  | PSC 2  | PSC 3  |        |        |        |        |
194+-----+--------+--------+--------+--------+--------+--------+--------+--------+
195|  2  |        |        |        |        | FEC0/1 | MCDMA  |        |        |
196+-----+--------+--------+--------+--------+--------+--------+--------+--------+
197|  1  |        |        |        |        |        |        |        |        |
198+-----+--------+--------+--------+--------+--------+--------+--------+--------+
199
200============================================================================
201
202TIMING TESTS
203**************************
204
205tbd.
Note: See TracBrowser for help on using the repository browser.