source: rtems-libbsd/freebsd/sys/dev/ffec/if_ffec.c @ 7f7a339

5-freebsd-12
Last change on this file since 7f7a339 was 7f7a339, checked in by Sebastian Huber <sebastian.huber@…>, on Sep 27, 2017 at 7:33:41 AM

ffec: Support up to three interrupt requests

  • Property mode set to 100644
File size: 48.0 KB
Line 
1#include <machine/rtems-bsd-kernel-space.h>
2
3/*-
4 * Copyright (c) 2013 Ian Lepore <ian@freebsd.org>
5 * All rights reserved.
6 *
7 * Redistribution and use in source and binary forms, with or without
8 * modification, are permitted provided that the following conditions
9 * are met:
10 * 1. Redistributions of source code must retain the above copyright
11 *    notice, this list of conditions and the following disclaimer.
12 * 2. Redistributions in binary form must reproduce the above copyright
13 *    notice, this list of conditions and the following disclaimer in the
14 *    documentation and/or other materials provided with the distribution.
15 *
16 * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
17 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
18 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
19 * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
20 * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
21 * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
22 * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
23 * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
24 * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
25 * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
26 * SUCH DAMAGE.
27 *
28 */
29
30#include <sys/cdefs.h>
31__FBSDID("$FreeBSD$");
32
33/*
34 * Driver for Freescale Fast Ethernet Controller, found on imx-series SoCs among
35 * others.  Also works for the ENET Gigibit controller found on imx6 and imx28,
36 * but the driver doesn't currently use any of the ENET advanced features other
37 * than enabling gigabit.
38 *
39 * The interface name 'fec' is already taken by netgraph's Fast Etherchannel
40 * (netgraph/ng_fec.c), so we use 'ffec'.
41 *
42 * Requires an FDT entry with at least these properties:
43 *   fec: ethernet@02188000 {
44 *      compatible = "fsl,imxNN-fec";
45 *      reg = <0x02188000 0x4000>;
46 *      interrupts = <150 151>;
47 *      phy-mode = "rgmii";
48 *      phy-disable-preamble; // optional
49 *   };
50 * The second interrupt number is for IEEE-1588, and is not currently used; it
51 * need not be present.  phy-mode must be one of: "mii", "rmii", "rgmii".
52 * There is also an optional property, phy-disable-preamble, which if present
53 * will disable the preamble bits, cutting the size of each mdio transaction
54 * (and thus the busy-wait time) in half.
55 */
56
57#include <sys/param.h>
58#include <sys/systm.h>
59#include <sys/bus.h>
60#include <sys/endian.h>
61#include <sys/kernel.h>
62#include <sys/lock.h>
63#include <sys/malloc.h>
64#include <sys/mbuf.h>
65#include <sys/module.h>
66#include <sys/mutex.h>
67#include <sys/rman.h>
68#include <sys/socket.h>
69#include <sys/sockio.h>
70#include <sys/sysctl.h>
71
72#include <machine/bus.h>
73
74#include <net/bpf.h>
75#include <net/if.h>
76#include <net/ethernet.h>
77#include <net/if_dl.h>
78#include <net/if_media.h>
79#include <net/if_types.h>
80#include <net/if_var.h>
81#include <net/if_vlan_var.h>
82
83#include <dev/ffec/if_ffecreg.h>
84#include <dev/ofw/ofw_bus.h>
85#include <dev/ofw/ofw_bus_subr.h>
86#include <dev/mii/mii.h>
87#include <dev/mii/miivar.h>
88#include <rtems/bsd/local/miibus_if.h>
89
90/*
91 * There are small differences in the hardware on various SoCs.  Not every SoC
92 * we support has its own FECTYPE; most work as GENERIC and only the ones that
93 * need different handling get their own entry.  In addition to the types in
94 * this list, there are some flags below that can be ORed into the upper bits.
95 */
96enum {
97        FECTYPE_NONE,
98        FECTYPE_GENERIC,
99        FECTYPE_IMX53,
100        FECTYPE_IMX6,
101        FECTYPE_MVF,
102};
103
104/*
105 * Flags that describe general differences between the FEC hardware in various
106 * SoCs.  These are ORed into the FECTYPE enum values.
107 */
108#define FECTYPE_MASK            0x0000ffff
109#define FECFLAG_GBE             (1 << 16)
110#define FECFLAG_AVB             (1 << 17)
111
112/*
113 * Table of supported FDT compat strings and their associated FECTYPE values.
114 */
115static struct ofw_compat_data compat_data[] = {
116        {"fsl,imx51-fec",       FECTYPE_GENERIC},
117        {"fsl,imx53-fec",       FECTYPE_IMX53},
118        {"fsl,imx6q-fec",       FECTYPE_IMX6 | FECFLAG_GBE},
119        {"fsl,mvf600-fec",      FECTYPE_MVF},
120        {"fsl,mvf-fec",         FECTYPE_MVF},
121        {"fsl,imx7d-fec",       FECTYPE_IMX6 | FECFLAG_GBE | FECFLAG_AVB},
122        {NULL,                  FECTYPE_NONE},
123};
124
125/*
126 * Driver data and defines.
127 */
128#define RX_DESC_COUNT   64
129#define RX_DESC_SIZE    (sizeof(struct ffec_hwdesc) * RX_DESC_COUNT)
130#define TX_DESC_COUNT   64
131#define TX_DESC_SIZE    (sizeof(struct ffec_hwdesc) * TX_DESC_COUNT)
132
133#define WATCHDOG_TIMEOUT_SECS   5
134#define STATS_HARVEST_INTERVAL  3
135
136#define MAX_IRQ_COUNT 3
137
138struct ffec_bufmap {
139        struct mbuf     *mbuf;
140        bus_dmamap_t    map;
141};
142
143enum {
144        PHY_CONN_UNKNOWN,
145        PHY_CONN_MII,
146        PHY_CONN_RMII,
147        PHY_CONN_RGMII
148};
149
150struct ffec_softc {
151        device_t                dev;
152        device_t                miibus;
153        struct mii_data *       mii_softc;
154        struct ifnet            *ifp;
155        int                     if_flags;
156        struct mtx              mtx;
157        struct resource         *irq_res[MAX_IRQ_COUNT];
158        int                     irq_count;
159        struct resource         *mem_res;
160        void *                  intr_cookie[MAX_IRQ_COUNT];
161        struct callout          ffec_callout;
162        uint8_t                 phy_conn_type;
163        uintptr_t               fectype;
164        boolean_t               link_is_up;
165        boolean_t               is_attached;
166        boolean_t               is_detaching;
167        int                     tx_watchdog_count;
168        int                     stats_harvest_count;
169        int                     rxbuf_align;
170        int                     txbuf_align;
171
172        bus_dma_tag_t           rxdesc_tag;
173        bus_dmamap_t            rxdesc_map;
174        struct ffec_hwdesc      *rxdesc_ring;
175        bus_addr_t              rxdesc_ring_paddr;
176        bus_dma_tag_t           rxbuf_tag;
177        struct ffec_bufmap      rxbuf_map[RX_DESC_COUNT];
178        uint32_t                rx_idx;
179
180        bus_dma_tag_t           txdesc_tag;
181        bus_dmamap_t            txdesc_map;
182        struct ffec_hwdesc      *txdesc_ring;
183        bus_addr_t              txdesc_ring_paddr;
184        bus_dma_tag_t           txbuf_tag;
185        struct ffec_bufmap      txbuf_map[TX_DESC_COUNT];
186        uint32_t                tx_idx_head;
187        uint32_t                tx_idx_tail;
188        int                     txcount;
189};
190
191#define FFEC_LOCK(sc)                   mtx_lock(&(sc)->mtx)
192#define FFEC_UNLOCK(sc)                 mtx_unlock(&(sc)->mtx)
193#define FFEC_LOCK_INIT(sc)              mtx_init(&(sc)->mtx, \
194            device_get_nameunit((sc)->dev), MTX_NETWORK_LOCK, MTX_DEF)
195#define FFEC_LOCK_DESTROY(sc)           mtx_destroy(&(sc)->mtx);
196#define FFEC_ASSERT_LOCKED(sc)          mtx_assert(&(sc)->mtx, MA_OWNED);
197#define FFEC_ASSERT_UNLOCKED(sc)        mtx_assert(&(sc)->mtx, MA_NOTOWNED);
198
199static void ffec_init_locked(struct ffec_softc *sc);
200static void ffec_stop_locked(struct ffec_softc *sc);
201static void ffec_txstart_locked(struct ffec_softc *sc);
202static void ffec_txfinish_locked(struct ffec_softc *sc);
203
204static inline uint16_t
205RD2(struct ffec_softc *sc, bus_size_t off)
206{
207
208        return (bus_read_2(sc->mem_res, off));
209}
210
211static inline void
212WR2(struct ffec_softc *sc, bus_size_t off, uint16_t val)
213{
214
215        bus_write_2(sc->mem_res, off, val);
216}
217
218static inline uint32_t
219RD4(struct ffec_softc *sc, bus_size_t off)
220{
221
222        return (bus_read_4(sc->mem_res, off));
223}
224
225static inline void
226WR4(struct ffec_softc *sc, bus_size_t off, uint32_t val)
227{
228
229        bus_write_4(sc->mem_res, off, val);
230}
231
232static inline uint32_t
233next_rxidx(struct ffec_softc *sc, uint32_t curidx)
234{
235
236        return ((curidx == RX_DESC_COUNT - 1) ? 0 : curidx + 1);
237}
238
239static inline uint32_t
240next_txidx(struct ffec_softc *sc, uint32_t curidx)
241{
242
243        return ((curidx == TX_DESC_COUNT - 1) ? 0 : curidx + 1);
244}
245
246static void
247ffec_get1paddr(void *arg, bus_dma_segment_t *segs, int nsegs, int error)
248{
249
250        if (error != 0)
251                return;
252        *(bus_addr_t *)arg = segs[0].ds_addr;
253}
254
255static void
256ffec_miigasket_setup(struct ffec_softc *sc)
257{
258        uint32_t ifmode;
259
260        /*
261         * We only need the gasket for MII and RMII connections on certain SoCs.
262         */
263
264        switch (sc->fectype & FECTYPE_MASK)
265        {
266        case FECTYPE_IMX53:
267                break;
268        default:
269                return;
270        }
271
272        switch (sc->phy_conn_type)
273        {
274        case PHY_CONN_MII:
275                ifmode = 0;
276                break;
277        case PHY_CONN_RMII:
278                ifmode = FEC_MIIGSK_CFGR_IF_MODE_RMII;
279                break;
280        default:
281                return;
282        }
283
284        /*
285         * Disable the gasket, configure for either MII or RMII, then enable.
286         */
287
288        WR2(sc, FEC_MIIGSK_ENR, 0);
289        while (RD2(sc, FEC_MIIGSK_ENR) & FEC_MIIGSK_ENR_READY)
290                continue;
291
292        WR2(sc, FEC_MIIGSK_CFGR, ifmode);
293
294        WR2(sc, FEC_MIIGSK_ENR, FEC_MIIGSK_ENR_EN);
295        while (!(RD2(sc, FEC_MIIGSK_ENR) & FEC_MIIGSK_ENR_READY))
296                continue;
297}
298
299static boolean_t
300ffec_miibus_iowait(struct ffec_softc *sc)
301{
302        uint32_t timeout;
303
304        for (timeout = 10000; timeout != 0; --timeout)
305                if (RD4(sc, FEC_IER_REG) & FEC_IER_MII)
306                        return (true);
307
308        return (false);
309}
310
311static int
312ffec_miibus_readreg(device_t dev, int phy, int reg)
313{
314        struct ffec_softc *sc;
315        int val;
316
317        sc = device_get_softc(dev);
318
319        WR4(sc, FEC_IER_REG, FEC_IER_MII);
320
321        WR4(sc, FEC_MMFR_REG, FEC_MMFR_OP_READ |
322            FEC_MMFR_ST_VALUE | FEC_MMFR_TA_VALUE |
323            ((phy << FEC_MMFR_PA_SHIFT) & FEC_MMFR_PA_MASK) |
324            ((reg << FEC_MMFR_RA_SHIFT) & FEC_MMFR_RA_MASK));
325
326        if (!ffec_miibus_iowait(sc)) {
327                device_printf(dev, "timeout waiting for mii read\n");
328                return (-1); /* All-ones is a symptom of bad mdio. */
329        }
330
331        val = RD4(sc, FEC_MMFR_REG) & FEC_MMFR_DATA_MASK;
332
333        return (val);
334}
335
336static int
337ffec_miibus_writereg(device_t dev, int phy, int reg, int val)
338{
339        struct ffec_softc *sc;
340
341        sc = device_get_softc(dev);
342
343        WR4(sc, FEC_IER_REG, FEC_IER_MII);
344
345        WR4(sc, FEC_MMFR_REG, FEC_MMFR_OP_WRITE |
346            FEC_MMFR_ST_VALUE | FEC_MMFR_TA_VALUE |
347            ((phy << FEC_MMFR_PA_SHIFT) & FEC_MMFR_PA_MASK) |
348            ((reg << FEC_MMFR_RA_SHIFT) & FEC_MMFR_RA_MASK) |
349            (val & FEC_MMFR_DATA_MASK));
350
351        if (!ffec_miibus_iowait(sc)) {
352                device_printf(dev, "timeout waiting for mii write\n");
353                return (-1);
354        }
355
356        return (0);
357}
358
359static void
360ffec_miibus_statchg(device_t dev)
361{
362        struct ffec_softc *sc;
363        struct mii_data *mii;
364        uint32_t ecr, rcr, tcr;
365
366        /*
367         * Called by the MII bus driver when the PHY establishes link to set the
368         * MAC interface registers.
369         */
370
371        sc = device_get_softc(dev);
372
373        FFEC_ASSERT_LOCKED(sc);
374
375        mii = sc->mii_softc;
376
377        if (mii->mii_media_status & IFM_ACTIVE)
378                sc->link_is_up = true;
379        else
380                sc->link_is_up = false;
381
382        ecr = RD4(sc, FEC_ECR_REG) & ~FEC_ECR_SPEED;
383        rcr = RD4(sc, FEC_RCR_REG) & ~(FEC_RCR_RMII_10T | FEC_RCR_RMII_MODE |
384            FEC_RCR_RGMII_EN | FEC_RCR_DRT | FEC_RCR_FCE);
385        tcr = RD4(sc, FEC_TCR_REG) & ~FEC_TCR_FDEN;
386
387        rcr |= FEC_RCR_MII_MODE; /* Must always be on even for R[G]MII. */
388        switch (sc->phy_conn_type) {
389        case PHY_CONN_MII:
390                break;
391        case PHY_CONN_RMII:
392                rcr |= FEC_RCR_RMII_MODE;
393                break;
394        case PHY_CONN_RGMII:
395                rcr |= FEC_RCR_RGMII_EN;
396                break;
397        }
398
399        switch (IFM_SUBTYPE(mii->mii_media_active)) {
400        case IFM_1000_T:
401        case IFM_1000_SX:
402                ecr |= FEC_ECR_SPEED;
403                break;
404        case IFM_100_TX:
405                /* Not-FEC_ECR_SPEED + not-FEC_RCR_RMII_10T means 100TX */
406                break;
407        case IFM_10_T:
408                rcr |= FEC_RCR_RMII_10T;
409                break;
410        case IFM_NONE:
411                sc->link_is_up = false;
412                return;
413        default:
414                sc->link_is_up = false;
415                device_printf(dev, "Unsupported media %u\n",
416                    IFM_SUBTYPE(mii->mii_media_active));
417                return;
418        }
419
420        if ((IFM_OPTIONS(mii->mii_media_active) & IFM_FDX) != 0)
421                tcr |= FEC_TCR_FDEN;
422        else
423                rcr |= FEC_RCR_DRT;
424
425        if ((IFM_OPTIONS(mii->mii_media_active) & IFM_FLOW) != 0)
426                rcr |= FEC_RCR_FCE;
427
428        WR4(sc, FEC_RCR_REG, rcr);
429        WR4(sc, FEC_TCR_REG, tcr);
430        WR4(sc, FEC_ECR_REG, ecr);
431}
432
433static void
434ffec_media_status(struct ifnet * ifp, struct ifmediareq *ifmr)
435{
436        struct ffec_softc *sc;
437        struct mii_data *mii;
438
439
440        sc = ifp->if_softc;
441        mii = sc->mii_softc;
442        FFEC_LOCK(sc);
443        mii_pollstat(mii);
444        ifmr->ifm_active = mii->mii_media_active;
445        ifmr->ifm_status = mii->mii_media_status;
446        FFEC_UNLOCK(sc);
447}
448
449static int
450ffec_media_change_locked(struct ffec_softc *sc)
451{
452
453        return (mii_mediachg(sc->mii_softc));
454}
455
456static int
457ffec_media_change(struct ifnet * ifp)
458{
459        struct ffec_softc *sc;
460        int error;
461
462        sc = ifp->if_softc;
463
464        FFEC_LOCK(sc);
465        error = ffec_media_change_locked(sc);
466        FFEC_UNLOCK(sc);
467        return (error);
468}
469
470static void ffec_clear_stats(struct ffec_softc *sc)
471{
472
473        WR4(sc, FEC_RMON_R_PACKETS, 0);
474        WR4(sc, FEC_RMON_R_MC_PKT, 0);
475        WR4(sc, FEC_RMON_R_CRC_ALIGN, 0);
476        WR4(sc, FEC_RMON_R_UNDERSIZE, 0);
477        WR4(sc, FEC_RMON_R_OVERSIZE, 0);
478        WR4(sc, FEC_RMON_R_FRAG, 0);
479        WR4(sc, FEC_RMON_R_JAB, 0);
480        WR4(sc, FEC_RMON_T_PACKETS, 0);
481        WR4(sc, FEC_RMON_T_MC_PKT, 0);
482        WR4(sc, FEC_RMON_T_CRC_ALIGN, 0);
483        WR4(sc, FEC_RMON_T_UNDERSIZE, 0);
484        WR4(sc, FEC_RMON_T_OVERSIZE , 0);
485        WR4(sc, FEC_RMON_T_FRAG, 0);
486        WR4(sc, FEC_RMON_T_JAB, 0);
487        WR4(sc, FEC_RMON_T_COL, 0);
488}
489
490static void
491ffec_harvest_stats(struct ffec_softc *sc)
492{
493        struct ifnet *ifp;
494
495        /* We don't need to harvest too often. */
496        if (++sc->stats_harvest_count < STATS_HARVEST_INTERVAL)
497                return;
498
499        /*
500         * Try to avoid harvesting unless the IDLE flag is on, but if it has
501         * been too long just go ahead and do it anyway, the worst that'll
502         * happen is we'll lose a packet count or two as we clear at the end.
503         */
504        if (sc->stats_harvest_count < (2 * STATS_HARVEST_INTERVAL) &&
505            ((RD4(sc, FEC_MIBC_REG) & FEC_MIBC_IDLE) == 0))
506                return;
507
508        sc->stats_harvest_count = 0;
509        ifp = sc->ifp;
510
511        if_inc_counter(ifp, IFCOUNTER_IPACKETS, RD4(sc, FEC_RMON_R_PACKETS));
512        if_inc_counter(ifp, IFCOUNTER_IMCASTS, RD4(sc, FEC_RMON_R_MC_PKT));
513        if_inc_counter(ifp, IFCOUNTER_IERRORS,
514            RD4(sc, FEC_RMON_R_CRC_ALIGN) + RD4(sc, FEC_RMON_R_UNDERSIZE) +
515            RD4(sc, FEC_RMON_R_OVERSIZE) + RD4(sc, FEC_RMON_R_FRAG) +
516            RD4(sc, FEC_RMON_R_JAB));
517
518        if_inc_counter(ifp, IFCOUNTER_OPACKETS, RD4(sc, FEC_RMON_T_PACKETS));
519        if_inc_counter(ifp, IFCOUNTER_OMCASTS, RD4(sc, FEC_RMON_T_MC_PKT));
520        if_inc_counter(ifp, IFCOUNTER_OERRORS,
521            RD4(sc, FEC_RMON_T_CRC_ALIGN) + RD4(sc, FEC_RMON_T_UNDERSIZE) +
522            RD4(sc, FEC_RMON_T_OVERSIZE) + RD4(sc, FEC_RMON_T_FRAG) +
523            RD4(sc, FEC_RMON_T_JAB));
524
525        if_inc_counter(ifp, IFCOUNTER_COLLISIONS, RD4(sc, FEC_RMON_T_COL));
526
527        ffec_clear_stats(sc);
528}
529
530static void
531ffec_tick(void *arg)
532{
533        struct ffec_softc *sc;
534        struct ifnet *ifp;
535        int link_was_up;
536
537        sc = arg;
538
539        FFEC_ASSERT_LOCKED(sc);
540
541        ifp = sc->ifp;
542
543        if (!(ifp->if_drv_flags & IFF_DRV_RUNNING))
544            return;
545
546        /*
547         * Typical tx watchdog.  If this fires it indicates that we enqueued
548         * packets for output and never got a txdone interrupt for them.  Maybe
549         * it's a missed interrupt somehow, just pretend we got one.
550         */
551        if (sc->tx_watchdog_count > 0) {
552                if (--sc->tx_watchdog_count == 0) {
553                        ffec_txfinish_locked(sc);
554                }
555        }
556
557        /* Gather stats from hardware counters. */
558        ffec_harvest_stats(sc);
559
560        /* Check the media status. */
561        link_was_up = sc->link_is_up;
562        mii_tick(sc->mii_softc);
563        if (sc->link_is_up && !link_was_up)
564                ffec_txstart_locked(sc);
565
566        /* Schedule another check one second from now. */
567        callout_reset(&sc->ffec_callout, hz, ffec_tick, sc);
568}
569
570inline static uint32_t
571ffec_setup_txdesc(struct ffec_softc *sc, int idx, bus_addr_t paddr, 
572    uint32_t len)
573{
574        uint32_t nidx;
575        uint32_t flags;
576
577        nidx = next_txidx(sc, idx);
578
579        /* Addr/len 0 means we're clearing the descriptor after xmit done. */
580        if (paddr == 0 || len == 0) {
581                flags = 0;
582                --sc->txcount;
583        } else {
584                flags = FEC_TXDESC_READY | FEC_TXDESC_L | FEC_TXDESC_TC;
585                ++sc->txcount;
586        }
587        if (nidx == 0)
588                flags |= FEC_TXDESC_WRAP;
589
590        /*
591         * The hardware requires 32-bit physical addresses.  We set up the dma
592         * tag to indicate that, so the cast to uint32_t should never lose
593         * significant bits.
594         */
595        sc->txdesc_ring[idx].buf_paddr = (uint32_t)paddr;
596        sc->txdesc_ring[idx].flags_len = flags | len; /* Must be set last! */
597
598        return (nidx);
599}
600
601static int
602ffec_setup_txbuf(struct ffec_softc *sc, int idx, struct mbuf **mp)
603{
604        struct mbuf * m;
605        int error, nsegs;
606        struct bus_dma_segment seg;
607
608        if ((m = m_defrag(*mp, M_NOWAIT)) == NULL)
609                return (ENOMEM);
610        *mp = m;
611
612        error = bus_dmamap_load_mbuf_sg(sc->txbuf_tag, sc->txbuf_map[idx].map,
613            m, &seg, &nsegs, 0);
614        if (error != 0) {
615                return (ENOMEM);
616        }
617#ifndef __rtems__
618        bus_dmamap_sync(sc->txbuf_tag, sc->txbuf_map[idx].map, 
619            BUS_DMASYNC_PREWRITE);
620#else /* __rtems__ */
621        rtems_cache_flush_multiple_data_lines((void *)seg.ds_addr, seg.ds_len);
622#endif /* __rtems__ */
623
624        sc->txbuf_map[idx].mbuf = m;
625        ffec_setup_txdesc(sc, idx, seg.ds_addr, seg.ds_len);
626
627        return (0);
628
629}
630
631static void
632ffec_txstart_locked(struct ffec_softc *sc)
633{
634        struct ifnet *ifp;
635        struct mbuf *m;
636        int enqueued;
637
638        FFEC_ASSERT_LOCKED(sc);
639
640        if (!sc->link_is_up)
641                return;
642
643        ifp = sc->ifp;
644
645        if (ifp->if_drv_flags & IFF_DRV_OACTIVE)
646                return;
647
648        enqueued = 0;
649
650        for (;;) {
651                if (sc->txcount == (TX_DESC_COUNT-1)) {
652                        ifp->if_drv_flags |= IFF_DRV_OACTIVE;
653                        break;
654                }
655                IFQ_DRV_DEQUEUE(&ifp->if_snd, m);
656                if (m == NULL)
657                        break;
658                if (ffec_setup_txbuf(sc, sc->tx_idx_head, &m) != 0) {
659                        IFQ_DRV_PREPEND(&ifp->if_snd, m);
660                        break;
661                }
662                BPF_MTAP(ifp, m);
663                sc->tx_idx_head = next_txidx(sc, sc->tx_idx_head);
664                ++enqueued;
665        }
666
667        if (enqueued != 0) {
668                bus_dmamap_sync(sc->txdesc_tag, sc->txdesc_map, BUS_DMASYNC_PREWRITE);
669                WR4(sc, FEC_TDAR_REG, FEC_TDAR_TDAR);
670                bus_dmamap_sync(sc->txdesc_tag, sc->txdesc_map, BUS_DMASYNC_POSTWRITE);
671                sc->tx_watchdog_count = WATCHDOG_TIMEOUT_SECS;
672        }
673}
674
675static void
676ffec_txstart(struct ifnet *ifp)
677{
678        struct ffec_softc *sc = ifp->if_softc;
679
680        FFEC_LOCK(sc);
681        ffec_txstart_locked(sc);
682        FFEC_UNLOCK(sc);
683}
684
685static void
686ffec_txfinish_locked(struct ffec_softc *sc)
687{
688        struct ifnet *ifp;
689        struct ffec_hwdesc *desc;
690        struct ffec_bufmap *bmap;
691        boolean_t retired_buffer;
692
693        FFEC_ASSERT_LOCKED(sc);
694
695        /* XXX Can't set PRE|POST right now, but we need both. */
696        bus_dmamap_sync(sc->txdesc_tag, sc->txdesc_map, BUS_DMASYNC_PREREAD);
697        bus_dmamap_sync(sc->txdesc_tag, sc->txdesc_map, BUS_DMASYNC_POSTREAD);
698        ifp = sc->ifp;
699        retired_buffer = false;
700        while (sc->tx_idx_tail != sc->tx_idx_head) {
701                desc = &sc->txdesc_ring[sc->tx_idx_tail];
702                if (desc->flags_len & FEC_TXDESC_READY)
703                        break;
704                retired_buffer = true;
705                bmap = &sc->txbuf_map[sc->tx_idx_tail];
706                bus_dmamap_sync(sc->txbuf_tag, bmap->map, 
707                    BUS_DMASYNC_POSTWRITE);
708                bus_dmamap_unload(sc->txbuf_tag, bmap->map);
709                m_freem(bmap->mbuf);
710                bmap->mbuf = NULL;
711                ffec_setup_txdesc(sc, sc->tx_idx_tail, 0, 0);
712                sc->tx_idx_tail = next_txidx(sc, sc->tx_idx_tail);
713        }
714
715        /*
716         * If we retired any buffers, there will be open tx slots available in
717         * the descriptor ring, go try to start some new output.
718         */
719        if (retired_buffer) {
720                ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
721                ffec_txstart_locked(sc);
722        }
723
724        /* If there are no buffers outstanding, muzzle the watchdog. */
725        if (sc->tx_idx_tail == sc->tx_idx_head) {
726                sc->tx_watchdog_count = 0;
727        }
728}
729
730inline static uint32_t
731ffec_setup_rxdesc(struct ffec_softc *sc, int idx, bus_addr_t paddr)
732{
733        uint32_t nidx;
734
735        /*
736         * The hardware requires 32-bit physical addresses.  We set up the dma
737         * tag to indicate that, so the cast to uint32_t should never lose
738         * significant bits.
739         */
740        nidx = next_rxidx(sc, idx);
741        sc->rxdesc_ring[idx].buf_paddr = (uint32_t)paddr;
742        sc->rxdesc_ring[idx].flags_len = FEC_RXDESC_EMPTY | 
743                ((nidx == 0) ? FEC_RXDESC_WRAP : 0);
744
745        return (nidx);
746}
747
748static int
749ffec_setup_rxbuf(struct ffec_softc *sc, int idx, struct mbuf * m)
750{
751        int error, nsegs;
752        struct bus_dma_segment seg;
753
754        /*
755         * We need to leave at least ETHER_ALIGN bytes free at the beginning of
756         * the buffer to allow the data to be re-aligned after receiving it (by
757         * copying it backwards ETHER_ALIGN bytes in the same buffer).  We also
758         * have to ensure that the beginning of the buffer is aligned to the
759         * hardware's requirements.
760         */
761        m_adj(m, roundup(ETHER_ALIGN, sc->rxbuf_align));
762
763        error = bus_dmamap_load_mbuf_sg(sc->rxbuf_tag, sc->rxbuf_map[idx].map,
764            m, &seg, &nsegs, 0);
765        if (error != 0) {
766                return (error);
767        }
768
769        bus_dmamap_sync(sc->rxbuf_tag, sc->rxbuf_map[idx].map, 
770            BUS_DMASYNC_PREREAD);
771
772        sc->rxbuf_map[idx].mbuf = m;
773        ffec_setup_rxdesc(sc, idx, seg.ds_addr);
774       
775        return (0);
776}
777
778static struct mbuf *
779ffec_alloc_mbufcl(struct ffec_softc *sc)
780{
781        struct mbuf *m;
782
783        m = m_getcl(M_NOWAIT, MT_DATA, M_PKTHDR);
784        m->m_pkthdr.len = m->m_len = m->m_ext.ext_size;
785#ifdef __rtems__
786        rtems_cache_invalidate_multiple_data_lines(m->m_data, m->m_len);
787#endif /* __rtems__ */
788
789        return (m);
790}
791
792static void
793ffec_rxfinish_onebuf(struct ffec_softc *sc, int len)
794{
795        struct mbuf *m, *newmbuf;
796        struct ffec_bufmap *bmap;
797        uint8_t *dst, *src;
798        int error;
799
800        /*
801         *  First try to get a new mbuf to plug into this slot in the rx ring.
802         *  If that fails, drop the current packet and recycle the current
803         *  mbuf, which is still mapped and loaded.
804         */
805        if ((newmbuf = ffec_alloc_mbufcl(sc)) == NULL) {
806                if_inc_counter(sc->ifp, IFCOUNTER_IQDROPS, 1);
807                ffec_setup_rxdesc(sc, sc->rx_idx, 
808                    sc->rxdesc_ring[sc->rx_idx].buf_paddr);
809                return;
810        }
811
812        /*
813         *  Unfortunately, the protocol headers need to be aligned on a 32-bit
814         *  boundary for the upper layers.  The hardware requires receive
815         *  buffers to be 16-byte aligned.  The ethernet header is 14 bytes,
816         *  leaving the protocol header unaligned.  We used m_adj() after
817         *  allocating the buffer to leave empty space at the start of the
818         *  buffer, now we'll use the alignment agnostic bcopy() routine to
819         *  shuffle all the data backwards 2 bytes and adjust m_data.
820         *
821         *  XXX imx6 hardware is able to do this 2-byte alignment by setting the
822         *  SHIFT16 bit in the RACC register.  Older hardware doesn't have that
823         *  feature, but for them could we speed this up by copying just the
824         *  protocol headers into their own small mbuf then chaining the cluster
825         *  to it?  That way we'd only need to copy like 64 bytes or whatever
826         *  the biggest header is, instead of the whole 1530ish-byte frame.
827         */
828
829        FFEC_UNLOCK(sc);
830
831        bmap = &sc->rxbuf_map[sc->rx_idx];
832        len -= ETHER_CRC_LEN;
833        bus_dmamap_sync(sc->rxbuf_tag, bmap->map, BUS_DMASYNC_POSTREAD);
834        bus_dmamap_unload(sc->rxbuf_tag, bmap->map);
835        m = bmap->mbuf;
836        bmap->mbuf = NULL;
837        m->m_len = len;
838        m->m_pkthdr.len = len;
839        m->m_pkthdr.rcvif = sc->ifp;
840
841        src = mtod(m, uint8_t*);
842        dst = src - ETHER_ALIGN;
843        bcopy(src, dst, len);
844        m->m_data = dst;
845        sc->ifp->if_input(sc->ifp, m);
846
847        FFEC_LOCK(sc);
848
849        if ((error = ffec_setup_rxbuf(sc, sc->rx_idx, newmbuf)) != 0) {
850                device_printf(sc->dev, "ffec_setup_rxbuf error %d\n", error);
851                /* XXX Now what?  We've got a hole in the rx ring. */
852        }
853
854}
855
856static void
857ffec_rxfinish_locked(struct ffec_softc *sc)
858{
859        struct ffec_hwdesc *desc;
860        int len;
861        boolean_t produced_empty_buffer;
862
863        FFEC_ASSERT_LOCKED(sc);
864
865        /* XXX Can't set PRE|POST right now, but we need both. */
866        bus_dmamap_sync(sc->rxdesc_tag, sc->rxdesc_map, BUS_DMASYNC_PREREAD);
867        bus_dmamap_sync(sc->rxdesc_tag, sc->rxdesc_map, BUS_DMASYNC_POSTREAD);
868        produced_empty_buffer = false;
869        for (;;) {
870                desc = &sc->rxdesc_ring[sc->rx_idx];
871                if (desc->flags_len & FEC_RXDESC_EMPTY)
872                        break;
873                produced_empty_buffer = true;
874                len = (desc->flags_len & FEC_RXDESC_LEN_MASK);
875                if (len < 64) {
876                        /*
877                         * Just recycle the descriptor and continue.           .
878                         */
879                        ffec_setup_rxdesc(sc, sc->rx_idx,
880                            sc->rxdesc_ring[sc->rx_idx].buf_paddr);
881                } else if ((desc->flags_len & FEC_RXDESC_L) == 0) {
882                        /*
883                         * The entire frame is not in this buffer.  Impossible.
884                         * Recycle the descriptor and continue.
885                         *
886                         * XXX what's the right way to handle this? Probably we
887                         * should stop/init the hardware because this should
888                         * just really never happen when we have buffers bigger
889                         * than the maximum frame size.
890                         */
891                        device_printf(sc->dev, 
892                            "fec_rxfinish: received frame without LAST bit set");
893                        ffec_setup_rxdesc(sc, sc->rx_idx, 
894                            sc->rxdesc_ring[sc->rx_idx].buf_paddr);
895                } else if (desc->flags_len & FEC_RXDESC_ERROR_BITS) {
896                        /*
897                         *  Something went wrong with receiving the frame, we
898                         *  don't care what (the hardware has counted the error
899                         *  in the stats registers already), we just reuse the
900                         *  same mbuf, which is still dma-mapped, by resetting
901                         *  the rx descriptor.
902                         */
903                        ffec_setup_rxdesc(sc, sc->rx_idx, 
904                            sc->rxdesc_ring[sc->rx_idx].buf_paddr);
905                } else {
906                        /*
907                         *  Normal case: a good frame all in one buffer.
908                         */
909                        ffec_rxfinish_onebuf(sc, len);
910                }
911                sc->rx_idx = next_rxidx(sc, sc->rx_idx);
912        }
913
914        if (produced_empty_buffer) {
915                bus_dmamap_sync(sc->rxdesc_tag, sc->rxdesc_map, BUS_DMASYNC_PREWRITE);
916                WR4(sc, FEC_RDAR_REG, FEC_RDAR_RDAR);
917                bus_dmamap_sync(sc->rxdesc_tag, sc->rxdesc_map, BUS_DMASYNC_POSTWRITE);
918        }
919}
920
921static void
922ffec_get_hwaddr(struct ffec_softc *sc, uint8_t *hwaddr)
923{
924        uint32_t palr, paur, rnd;
925
926        /*
927         * Try to recover a MAC address from the running hardware. If there's
928         * something non-zero there, assume the bootloader did the right thing
929         * and just use it.
930         *
931         * Otherwise, set the address to a convenient locally assigned address,
932         * 'bsd' + random 24 low-order bits.  'b' is 0x62, which has the locally
933         * assigned bit set, and the broadcast/multicast bit clear.
934         */
935        palr = RD4(sc, FEC_PALR_REG);
936        paur = RD4(sc, FEC_PAUR_REG) & FEC_PAUR_PADDR2_MASK;
937        if ((palr | paur) != 0) {
938                hwaddr[0] = palr >> 24;
939                hwaddr[1] = palr >> 16;
940                hwaddr[2] = palr >>  8;
941                hwaddr[3] = palr >>  0;
942                hwaddr[4] = paur >> 24;
943                hwaddr[5] = paur >> 16;
944        } else {
945                rnd = arc4random() & 0x00ffffff;
946                hwaddr[0] = 'b';
947                hwaddr[1] = 's';
948                hwaddr[2] = 'd';
949                hwaddr[3] = rnd >> 16;
950                hwaddr[4] = rnd >>  8;
951                hwaddr[5] = rnd >>  0;
952        }
953
954        if (bootverbose) {
955                device_printf(sc->dev,
956                    "MAC address %02x:%02x:%02x:%02x:%02x:%02x:\n",
957                    hwaddr[0], hwaddr[1], hwaddr[2], 
958                    hwaddr[3], hwaddr[4], hwaddr[5]);
959        }
960}
961
962static void
963ffec_setup_rxfilter(struct ffec_softc *sc)
964{
965        struct ifnet *ifp;
966        struct ifmultiaddr *ifma;
967        uint8_t *eaddr;
968        uint32_t crc;
969        uint64_t ghash, ihash;
970
971        FFEC_ASSERT_LOCKED(sc);
972
973        ifp = sc->ifp;
974
975        /*
976         * Set the multicast (group) filter hash.
977         */
978        if ((ifp->if_flags & IFF_ALLMULTI))
979                ghash = 0xffffffffffffffffLLU;
980        else {
981                ghash = 0;
982                if_maddr_rlock(ifp);
983                TAILQ_FOREACH(ifma, &sc->ifp->if_multiaddrs, ifma_link) {
984                        if (ifma->ifma_addr->sa_family != AF_LINK)
985                                continue;
986                        /* 6 bits from MSB in LE CRC32 are used for hash. */
987                        crc = ether_crc32_le(LLADDR((struct sockaddr_dl *)
988                            ifma->ifma_addr), ETHER_ADDR_LEN);
989                        ghash |= 1LLU << (((uint8_t *)&crc)[3] >> 2);
990                }
991                if_maddr_runlock(ifp);
992        }
993        WR4(sc, FEC_GAUR_REG, (uint32_t)(ghash >> 32));
994        WR4(sc, FEC_GALR_REG, (uint32_t)ghash);
995
996        /*
997         * Set the individual address filter hash.
998         *
999         * XXX Is 0 the right value when promiscuous is off?  This hw feature
1000         * seems to support the concept of MAC address aliases, does such a
1001         * thing even exist?
1002         */
1003        if ((ifp->if_flags & IFF_PROMISC))
1004                ihash = 0xffffffffffffffffLLU;
1005        else {
1006                ihash = 0;
1007        }
1008        WR4(sc, FEC_IAUR_REG, (uint32_t)(ihash >> 32));
1009        WR4(sc, FEC_IALR_REG, (uint32_t)ihash);
1010
1011        /*
1012         * Set the primary address.
1013         */
1014        eaddr = IF_LLADDR(ifp);
1015        WR4(sc, FEC_PALR_REG, (eaddr[0] << 24) | (eaddr[1] << 16) |
1016            (eaddr[2] <<  8) | eaddr[3]);
1017        WR4(sc, FEC_PAUR_REG, (eaddr[4] << 24) | (eaddr[5] << 16));
1018}
1019
1020static void
1021ffec_stop_locked(struct ffec_softc *sc)
1022{
1023        struct ifnet *ifp;
1024        struct ffec_hwdesc *desc;
1025        struct ffec_bufmap *bmap;
1026        int idx;
1027
1028        FFEC_ASSERT_LOCKED(sc);
1029
1030        ifp = sc->ifp;
1031        ifp->if_drv_flags &= ~(IFF_DRV_RUNNING | IFF_DRV_OACTIVE);
1032        sc->tx_watchdog_count = 0;
1033        sc->stats_harvest_count = 0;
1034
1035        /*
1036         * Stop the hardware, mask all interrupts, and clear all current
1037         * interrupt status bits.
1038         */
1039        WR4(sc, FEC_ECR_REG, RD4(sc, FEC_ECR_REG) & ~FEC_ECR_ETHEREN);
1040        WR4(sc, FEC_IEM_REG, 0x00000000);
1041        WR4(sc, FEC_IER_REG, 0xffffffff);
1042
1043        /*
1044         * Stop the media-check callout.  Do not use callout_drain() because
1045         * we're holding a mutex the callout acquires, and if it's currently
1046         * waiting to acquire it, we'd deadlock.  If it is waiting now, the
1047         * ffec_tick() routine will return without doing anything when it sees
1048         * that IFF_DRV_RUNNING is not set, so avoiding callout_drain() is safe.
1049         */
1050        callout_stop(&sc->ffec_callout);
1051
1052        /*
1053         * Discard all untransmitted buffers.  Each buffer is simply freed;
1054         * it's as if the bits were transmitted and then lost on the wire.
1055         *
1056         * XXX Is this right?  Or should we use IFQ_DRV_PREPEND() to put them
1057         * back on the queue for when we get restarted later?
1058         */
1059        idx = sc->tx_idx_tail;
1060        while (idx != sc->tx_idx_head) {
1061                desc = &sc->txdesc_ring[idx];
1062                bmap = &sc->txbuf_map[idx];
1063                if (desc->buf_paddr != 0) {
1064                        bus_dmamap_unload(sc->txbuf_tag, bmap->map);
1065                        m_freem(bmap->mbuf);
1066                        bmap->mbuf = NULL;
1067                        ffec_setup_txdesc(sc, idx, 0, 0);
1068                }
1069                idx = next_txidx(sc, idx);
1070        }
1071
1072        /*
1073         * Discard all unprocessed receive buffers.  This amounts to just
1074         * pretending that nothing ever got received into them.  We reuse the
1075         * mbuf already mapped for each desc, simply turning the EMPTY flags
1076         * back on so they'll get reused when we start up again.
1077         */
1078        for (idx = 0; idx < RX_DESC_COUNT; ++idx) {
1079                desc = &sc->rxdesc_ring[idx];
1080                ffec_setup_rxdesc(sc, idx, desc->buf_paddr);
1081        }
1082}
1083
1084static void
1085ffec_init_locked(struct ffec_softc *sc)
1086{
1087        struct ifnet *ifp = sc->ifp;
1088        uint32_t maxbuf, maxfl, regval;
1089
1090        FFEC_ASSERT_LOCKED(sc);
1091
1092        /*
1093         * The hardware has a limit of 0x7ff as the max frame length (see
1094         * comments for MRBR below), and we use mbuf clusters as receive
1095         * buffers, and we currently are designed to receive an entire frame
1096         * into a single buffer.
1097         *
1098         * We start with a MCLBYTES-sized cluster, but we have to offset into
1099         * the buffer by ETHER_ALIGN to make room for post-receive re-alignment,
1100         * and then that value has to be rounded up to the hardware's DMA
1101         * alignment requirements, so all in all our buffer is that much smaller
1102         * than MCLBYTES.
1103         *
1104         * The resulting value is used as the frame truncation length and the
1105         * max buffer receive buffer size for now.  It'll become more complex
1106         * when we support jumbo frames and receiving fragments of them into
1107         * separate buffers.
1108         */
1109        maxbuf = MCLBYTES - roundup(ETHER_ALIGN, sc->rxbuf_align);
1110        maxfl = min(maxbuf, 0x7ff);
1111
1112        if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1113                return;
1114
1115        /* Mask all interrupts and clear all current interrupt status bits. */
1116        WR4(sc, FEC_IEM_REG, 0x00000000);
1117        WR4(sc, FEC_IER_REG, 0xffffffff);
1118
1119        /*
1120         * Go set up palr/puar, galr/gaur, ialr/iaur.
1121         */
1122        ffec_setup_rxfilter(sc);
1123
1124        /*
1125         * TFWR - Transmit FIFO watermark register.
1126         *
1127         * Set the transmit fifo watermark register to "store and forward" mode
1128         * and also set a threshold of 128 bytes in the fifo before transmission
1129         * of a frame begins (to avoid dma underruns).  Recent FEC hardware
1130         * supports STRFWD and when that bit is set, the watermark level in the
1131         * low bits is ignored.  Older hardware doesn't have STRFWD, but writing
1132         * to that bit is innocuous, and the TWFR bits get used instead.
1133         */
1134        WR4(sc, FEC_TFWR_REG, FEC_TFWR_STRFWD | FEC_TFWR_TWFR_128BYTE);
1135
1136        /* RCR - Receive control register.
1137         *
1138         * Set max frame length + clean out anything left from u-boot.
1139         */
1140        WR4(sc, FEC_RCR_REG, (maxfl << FEC_RCR_MAX_FL_SHIFT));
1141
1142        /*
1143         * TCR - Transmit control register.
1144         *
1145         * Clean out anything left from u-boot.  Any necessary values are set in
1146         * ffec_miibus_statchg() based on the media type.
1147         */
1148        WR4(sc, FEC_TCR_REG, 0);
1149       
1150        /*
1151         * OPD - Opcode/pause duration.
1152         *
1153         * XXX These magic numbers come from u-boot.
1154         */
1155        WR4(sc, FEC_OPD_REG, 0x00010020);
1156
1157        /*
1158         * FRSR - Fifo receive start register.
1159         *
1160         * This register does not exist on imx6, it is present on earlier
1161         * hardware. The u-boot code sets this to a non-default value that's 32
1162         * bytes larger than the default, with no clue as to why.  The default
1163         * value should work fine, so there's no code to init it here.
1164         */
1165
1166        /*
1167         *  MRBR - Max RX buffer size.
1168         *
1169         *  Note: For hardware prior to imx6 this value cannot exceed 0x07ff,
1170         *  but the datasheet says no such thing for imx6.  On the imx6, setting
1171         *  this to 2K without setting EN1588 resulted in a crazy runaway
1172         *  receive loop in the hardware, where every rx descriptor in the ring
1173         *  had its EMPTY flag cleared, no completion or error flags set, and a
1174         *  length of zero.  I think maybe you can only exceed it when EN1588 is
1175         *  set, like maybe that's what enables jumbo frames, because in general
1176         *  the EN1588 flag seems to be the "enable new stuff" vs. "be legacy-
1177         *  compatible" flag.
1178         */
1179        WR4(sc, FEC_MRBR_REG, maxfl << FEC_MRBR_R_BUF_SIZE_SHIFT);
1180
1181        /*
1182         * FTRL - Frame truncation length.
1183         *
1184         * Must be greater than or equal to the value set in FEC_RCR_MAXFL.
1185         */
1186        WR4(sc, FEC_FTRL_REG, maxfl);
1187
1188        /*
1189         * RDSR / TDSR descriptor ring pointers.
1190         *
1191         * When we turn on ECR_ETHEREN at the end, the hardware zeroes its
1192         * internal current descriptor index values for both rings, so we zero
1193         * our index values as well.
1194         */
1195        sc->rx_idx = 0;
1196        sc->tx_idx_head = sc->tx_idx_tail = 0;
1197        sc->txcount = 0;
1198        WR4(sc, FEC_RDSR_REG, sc->rxdesc_ring_paddr);
1199        WR4(sc, FEC_TDSR_REG, sc->txdesc_ring_paddr);
1200
1201        /*
1202         * EIM - interrupt mask register.
1203         *
1204         * We always enable the same set of interrupts while running; unlike
1205         * some drivers there's no need to change the mask on the fly depending
1206         * on what operations are in progress.
1207         */
1208        WR4(sc, FEC_IEM_REG, FEC_IER_TXF | FEC_IER_RXF | FEC_IER_EBERR);
1209
1210        /*
1211         * MIBC - MIB control (hardware stats).
1212         */
1213        regval = RD4(sc, FEC_MIBC_REG);
1214        WR4(sc, FEC_MIBC_REG, regval | FEC_MIBC_DIS);
1215        ffec_clear_stats(sc);
1216        WR4(sc, FEC_MIBC_REG, regval & ~FEC_MIBC_DIS);
1217
1218        /*
1219         * ECR - Ethernet control register.
1220         *
1221         * This must happen after all the other config registers are set.  If
1222         * we're running on little-endian hardware, also set the flag for byte-
1223         * swapping descriptor ring entries.  This flag doesn't exist on older
1224         * hardware, but it can be safely set -- the bit position it occupies
1225         * was unused.
1226         */
1227        regval = RD4(sc, FEC_ECR_REG);
1228#if _BYTE_ORDER == _LITTLE_ENDIAN
1229        regval |= FEC_ECR_DBSWP;
1230#endif
1231        regval |= FEC_ECR_ETHEREN;
1232        WR4(sc, FEC_ECR_REG, regval);
1233
1234        ifp->if_drv_flags |= IFF_DRV_RUNNING;
1235
1236       /*
1237        * Call mii_mediachg() which will call back into ffec_miibus_statchg() to
1238        * set up the remaining config registers based on the current media.
1239        */
1240        mii_mediachg(sc->mii_softc);
1241        callout_reset(&sc->ffec_callout, hz, ffec_tick, sc);
1242
1243        /*
1244         * Tell the hardware that receive buffers are available.  They were made
1245         * available in ffec_attach() or ffec_stop().
1246         */
1247        WR4(sc, FEC_RDAR_REG, FEC_RDAR_RDAR);
1248}
1249
1250static void
1251ffec_init(void *if_softc)
1252{
1253        struct ffec_softc *sc = if_softc;
1254
1255        FFEC_LOCK(sc);
1256        ffec_init_locked(sc);
1257        FFEC_UNLOCK(sc);
1258}
1259
1260static void
1261ffec_intr(void *arg)
1262{
1263        struct ffec_softc *sc;
1264        uint32_t ier;
1265
1266        sc = arg;
1267
1268        FFEC_LOCK(sc);
1269
1270        ier = RD4(sc, FEC_IER_REG);
1271
1272        if (ier & FEC_IER_TXF) {
1273                WR4(sc, FEC_IER_REG, FEC_IER_TXF);
1274                ffec_txfinish_locked(sc);
1275        }
1276
1277        if (ier & FEC_IER_RXF) {
1278                WR4(sc, FEC_IER_REG, FEC_IER_RXF);
1279                ffec_rxfinish_locked(sc);
1280        }
1281
1282        /*
1283         * We actually don't care about most errors, because the hardware copes
1284         * with them just fine, discarding the incoming bad frame, or forcing a
1285         * bad CRC onto an outgoing bad frame, and counting the errors in the
1286         * stats registers.  The one that really matters is EBERR (DMA bus
1287         * error) because the hardware automatically clears ECR[ETHEREN] and we
1288         * have to restart it here.  It should never happen.
1289         */
1290        if (ier & FEC_IER_EBERR) {
1291                WR4(sc, FEC_IER_REG, FEC_IER_EBERR);
1292                device_printf(sc->dev, 
1293                    "Ethernet DMA error, restarting controller.\n");
1294                ffec_stop_locked(sc);
1295                ffec_init_locked(sc);
1296        }
1297
1298        FFEC_UNLOCK(sc);
1299
1300}
1301
1302static int
1303ffec_ioctl(struct ifnet *ifp, u_long cmd, caddr_t data)
1304{
1305        struct ffec_softc *sc;
1306        struct mii_data *mii;
1307        struct ifreq *ifr;
1308        int mask, error;
1309
1310        sc = ifp->if_softc;
1311        ifr = (struct ifreq *)data;
1312
1313        error = 0;
1314        switch (cmd) {
1315        case SIOCSIFFLAGS:
1316                FFEC_LOCK(sc);
1317                if (ifp->if_flags & IFF_UP) {
1318                        if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
1319                                if ((ifp->if_flags ^ sc->if_flags) &
1320                                    (IFF_PROMISC | IFF_ALLMULTI))
1321                                        ffec_setup_rxfilter(sc);
1322                        } else {
1323                                if (!sc->is_detaching)
1324                                        ffec_init_locked(sc);
1325                        }
1326                } else {
1327                        if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1328                                ffec_stop_locked(sc);
1329                }
1330                sc->if_flags = ifp->if_flags;
1331                FFEC_UNLOCK(sc);
1332                break;
1333
1334        case SIOCADDMULTI:
1335        case SIOCDELMULTI:
1336                if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
1337                        FFEC_LOCK(sc);
1338                        ffec_setup_rxfilter(sc);
1339                        FFEC_UNLOCK(sc);
1340                }
1341                break;
1342
1343        case SIOCSIFMEDIA:
1344        case SIOCGIFMEDIA:
1345                mii = sc->mii_softc;
1346                error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
1347                break;
1348
1349        case SIOCSIFCAP:
1350                mask = ifp->if_capenable ^ ifr->ifr_reqcap;
1351                if (mask & IFCAP_VLAN_MTU) {
1352                        /* No work to do except acknowledge the change took. */
1353                        ifp->if_capenable ^= IFCAP_VLAN_MTU;
1354                }
1355                break;
1356
1357        default:
1358                error = ether_ioctl(ifp, cmd, data);
1359                break;
1360        }       
1361
1362        return (error);
1363}
1364
1365static int
1366ffec_detach(device_t dev)
1367{
1368        struct ffec_softc *sc;
1369        bus_dmamap_t map;
1370        int idx, irq;
1371
1372        /*
1373         * NB: This function can be called internally to unwind a failure to
1374         * attach. Make sure a resource got allocated/created before destroying.
1375         */
1376
1377        sc = device_get_softc(dev);
1378
1379        if (sc->is_attached) {
1380                FFEC_LOCK(sc);
1381                sc->is_detaching = true;
1382                ffec_stop_locked(sc);
1383                FFEC_UNLOCK(sc);
1384                callout_drain(&sc->ffec_callout);
1385                ether_ifdetach(sc->ifp);
1386        }
1387
1388        /* XXX no miibus detach? */
1389
1390        /* Clean up RX DMA resources and free mbufs. */
1391        for (idx = 0; idx < RX_DESC_COUNT; ++idx) {
1392                if ((map = sc->rxbuf_map[idx].map) != NULL) {
1393                        bus_dmamap_unload(sc->rxbuf_tag, map);
1394                        bus_dmamap_destroy(sc->rxbuf_tag, map);
1395                        m_freem(sc->rxbuf_map[idx].mbuf);
1396                }
1397        }
1398        if (sc->rxbuf_tag != NULL)
1399                bus_dma_tag_destroy(sc->rxbuf_tag);
1400        if (sc->rxdesc_map != NULL) {
1401                bus_dmamap_unload(sc->rxdesc_tag, sc->rxdesc_map);
1402                bus_dmamap_destroy(sc->rxdesc_tag, sc->rxdesc_map);
1403        }
1404        if (sc->rxdesc_tag != NULL)
1405        bus_dma_tag_destroy(sc->rxdesc_tag);
1406
1407        /* Clean up TX DMA resources. */
1408        for (idx = 0; idx < TX_DESC_COUNT; ++idx) {
1409                if ((map = sc->txbuf_map[idx].map) != NULL) {
1410                        /* TX maps are already unloaded. */
1411                        bus_dmamap_destroy(sc->txbuf_tag, map);
1412                }
1413        }
1414        if (sc->txbuf_tag != NULL)
1415                bus_dma_tag_destroy(sc->txbuf_tag);
1416        if (sc->txdesc_map != NULL) {
1417                bus_dmamap_unload(sc->txdesc_tag, sc->txdesc_map);
1418                bus_dmamap_destroy(sc->txdesc_tag, sc->txdesc_map);
1419        }
1420        if (sc->txdesc_tag != NULL)
1421        bus_dma_tag_destroy(sc->txdesc_tag);
1422
1423        /* Release bus resources. */
1424        for (irq = 0; irq < sc->irq_count; ++irq) {
1425                if (sc->intr_cookie[irq])
1426                        bus_teardown_intr(dev, sc->irq_res[irq],
1427                            sc->intr_cookie[irq]);
1428
1429                if (sc->irq_res[irq] != NULL)
1430                        bus_release_resource(dev, SYS_RES_IRQ, 0,
1431                            sc->irq_res[irq]);
1432        }
1433
1434        if (sc->mem_res != NULL)
1435                bus_release_resource(dev, SYS_RES_MEMORY, 0, sc->mem_res);
1436
1437        FFEC_LOCK_DESTROY(sc);
1438        return (0);
1439}
1440
1441static int
1442ffec_attach(device_t dev)
1443{
1444        struct ffec_softc *sc;
1445        struct ifnet *ifp = NULL;
1446        struct mbuf *m;
1447        phandle_t ofw_node;
1448        int error, rid, irq;
1449        uint8_t eaddr[ETHER_ADDR_LEN];
1450        char phy_conn_name[32];
1451        uint32_t idx, mscr;
1452
1453        sc = device_get_softc(dev);
1454        sc->dev = dev;
1455
1456        FFEC_LOCK_INIT(sc);
1457
1458        /*
1459         * There are differences in the implementation and features of the FEC
1460         * hardware on different SoCs, so figure out what type we are.
1461         */
1462        sc->fectype = ofw_bus_search_compatible(dev, compat_data)->ocd_data;
1463
1464        if (sc->fectype & FECFLAG_AVB) {
1465                sc->rxbuf_align = 64;
1466                sc->txbuf_align = 1;
1467        } else {
1468                sc->rxbuf_align = 16;
1469                sc->txbuf_align = 16;
1470        }
1471
1472        /*
1473         * We have to be told what kind of electrical connection exists between
1474         * the MAC and PHY or we can't operate correctly.
1475         */
1476        if ((ofw_node = ofw_bus_get_node(dev)) == -1) {
1477                device_printf(dev, "Impossible: Can't find ofw bus node\n");
1478                error = ENXIO;
1479                goto out;
1480        }
1481        if (OF_searchprop(ofw_node, "phy-mode", 
1482            phy_conn_name, sizeof(phy_conn_name)) != -1) {
1483                if (strcasecmp(phy_conn_name, "mii") == 0)
1484                        sc->phy_conn_type = PHY_CONN_MII;
1485                else if (strcasecmp(phy_conn_name, "rmii") == 0)
1486                        sc->phy_conn_type = PHY_CONN_RMII;
1487#ifndef __rtems__
1488                else if (strcasecmp(phy_conn_name, "rgmii") == 0)
1489#else /* __rtems__ */
1490                else if (strncasecmp(phy_conn_name, "rgmii", 5) == 0)
1491#endif /* __rtems__ */
1492                        sc->phy_conn_type = PHY_CONN_RGMII;
1493        }
1494        if (sc->phy_conn_type == PHY_CONN_UNKNOWN) {
1495                device_printf(sc->dev, "No valid 'phy-mode' "
1496                    "property found in FDT data for device.\n");
1497#ifndef __rtems__
1498                error = ENOATTR;
1499#else /* __rtems__ */
1500                error = ENXIO;
1501#endif /* __rtems__ */
1502                goto out;
1503        }
1504
1505        callout_init_mtx(&sc->ffec_callout, &sc->mtx, 0);
1506
1507        /* Allocate bus resources for accessing the hardware. */
1508        rid = 0;
1509        sc->mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid, 
1510            RF_ACTIVE);
1511        if (sc->mem_res == NULL) {
1512                device_printf(dev, "could not allocate memory resources.\n");
1513                error = ENOMEM;
1514                goto out;
1515        }
1516        for (irq = 0; irq < MAX_IRQ_COUNT; ++irq) {
1517                rid = irq;
1518                sc->irq_res[irq] = bus_alloc_resource_any(dev, SYS_RES_IRQ,
1519                    &rid, RF_ACTIVE);
1520                if (sc->irq_res[irq] == NULL)
1521                        break;
1522        }
1523        sc->irq_count = irq;
1524        if (irq == 0) {
1525                device_printf(dev, "could not allocate interrupt resources.\n");
1526                error = ENOMEM;
1527                goto out;
1528        }
1529
1530        /*
1531         * Set up TX descriptor ring, descriptors, and dma maps.
1532         */
1533        error = bus_dma_tag_create(
1534            bus_get_dma_tag(dev),       /* Parent tag. */
1535            FEC_DESC_RING_ALIGN, 0,     /* alignment, boundary */
1536            BUS_SPACE_MAXADDR_32BIT,    /* lowaddr */
1537            BUS_SPACE_MAXADDR,          /* highaddr */
1538            NULL, NULL,                 /* filter, filterarg */
1539            TX_DESC_SIZE, 1,            /* maxsize, nsegments */
1540            TX_DESC_SIZE,               /* maxsegsize */
1541            0,                          /* flags */
1542            NULL, NULL,                 /* lockfunc, lockarg */
1543            &sc->txdesc_tag);
1544        if (error != 0) {
1545                device_printf(sc->dev,
1546                    "could not create TX ring DMA tag.\n");
1547                goto out;
1548        }
1549
1550        error = bus_dmamem_alloc(sc->txdesc_tag, (void**)&sc->txdesc_ring,
1551            BUS_DMA_COHERENT | BUS_DMA_WAITOK | BUS_DMA_ZERO, &sc->txdesc_map);
1552        if (error != 0) {
1553                device_printf(sc->dev,
1554                    "could not allocate TX descriptor ring.\n");
1555                goto out;
1556        }
1557
1558        error = bus_dmamap_load(sc->txdesc_tag, sc->txdesc_map, sc->txdesc_ring,
1559            TX_DESC_SIZE, ffec_get1paddr, &sc->txdesc_ring_paddr, 0);
1560        if (error != 0) {
1561                device_printf(sc->dev,
1562                    "could not load TX descriptor ring map.\n");
1563                goto out;
1564        }
1565
1566        error = bus_dma_tag_create(
1567            bus_get_dma_tag(dev),       /* Parent tag. */
1568            sc->txbuf_align, 0,         /* alignment, boundary */
1569            BUS_SPACE_MAXADDR_32BIT,    /* lowaddr */
1570            BUS_SPACE_MAXADDR,          /* highaddr */
1571            NULL, NULL,                 /* filter, filterarg */
1572            MCLBYTES, 1,                /* maxsize, nsegments */
1573            MCLBYTES,                   /* maxsegsize */
1574            0,                          /* flags */
1575            NULL, NULL,                 /* lockfunc, lockarg */
1576            &sc->txbuf_tag);
1577        if (error != 0) {
1578                device_printf(sc->dev,
1579                    "could not create TX ring DMA tag.\n");
1580                goto out;
1581        }
1582
1583        for (idx = 0; idx < TX_DESC_COUNT; ++idx) {
1584                error = bus_dmamap_create(sc->txbuf_tag, 0, 
1585                    &sc->txbuf_map[idx].map);
1586                if (error != 0) {
1587                        device_printf(sc->dev,
1588                            "could not create TX buffer DMA map.\n");
1589                        goto out;
1590                }
1591                ffec_setup_txdesc(sc, idx, 0, 0);
1592        }
1593
1594        /*
1595         * Set up RX descriptor ring, descriptors, dma maps, and mbufs.
1596         */
1597        error = bus_dma_tag_create(
1598            bus_get_dma_tag(dev),       /* Parent tag. */
1599            FEC_DESC_RING_ALIGN, 0,     /* alignment, boundary */
1600            BUS_SPACE_MAXADDR_32BIT,    /* lowaddr */
1601            BUS_SPACE_MAXADDR,          /* highaddr */
1602            NULL, NULL,                 /* filter, filterarg */
1603            RX_DESC_SIZE, 1,            /* maxsize, nsegments */
1604            RX_DESC_SIZE,               /* maxsegsize */
1605            0,                          /* flags */
1606            NULL, NULL,                 /* lockfunc, lockarg */
1607            &sc->rxdesc_tag);
1608        if (error != 0) {
1609                device_printf(sc->dev,
1610                    "could not create RX ring DMA tag.\n");
1611                goto out;
1612        }
1613
1614        error = bus_dmamem_alloc(sc->rxdesc_tag, (void **)&sc->rxdesc_ring, 
1615            BUS_DMA_COHERENT | BUS_DMA_WAITOK | BUS_DMA_ZERO, &sc->rxdesc_map);
1616        if (error != 0) {
1617                device_printf(sc->dev,
1618                    "could not allocate RX descriptor ring.\n");
1619                goto out;
1620        }
1621
1622        error = bus_dmamap_load(sc->rxdesc_tag, sc->rxdesc_map, sc->rxdesc_ring,
1623            RX_DESC_SIZE, ffec_get1paddr, &sc->rxdesc_ring_paddr, 0);
1624        if (error != 0) {
1625                device_printf(sc->dev,
1626                    "could not load RX descriptor ring map.\n");
1627                goto out;
1628        }
1629
1630        error = bus_dma_tag_create(
1631            bus_get_dma_tag(dev),       /* Parent tag. */
1632            1, 0,                       /* alignment, boundary */
1633            BUS_SPACE_MAXADDR_32BIT,    /* lowaddr */
1634            BUS_SPACE_MAXADDR,          /* highaddr */
1635            NULL, NULL,                 /* filter, filterarg */
1636            MCLBYTES, 1,                /* maxsize, nsegments */
1637            MCLBYTES,                   /* maxsegsize */
1638            0,                          /* flags */
1639            NULL, NULL,                 /* lockfunc, lockarg */
1640            &sc->rxbuf_tag);
1641        if (error != 0) {
1642                device_printf(sc->dev,
1643                    "could not create RX buf DMA tag.\n");
1644                goto out;
1645        }
1646
1647        for (idx = 0; idx < RX_DESC_COUNT; ++idx) {
1648                error = bus_dmamap_create(sc->rxbuf_tag, 0, 
1649                    &sc->rxbuf_map[idx].map);
1650                if (error != 0) {
1651                        device_printf(sc->dev,
1652                            "could not create RX buffer DMA map.\n");
1653                        goto out;
1654                }
1655                if ((m = ffec_alloc_mbufcl(sc)) == NULL) {
1656                        device_printf(dev, "Could not alloc mbuf\n");
1657                        error = ENOMEM;
1658                        goto out;
1659                }
1660                if ((error = ffec_setup_rxbuf(sc, idx, m)) != 0) {
1661                        device_printf(sc->dev,
1662                            "could not create new RX buffer.\n");
1663                        goto out;
1664                }
1665        }
1666
1667        /* Try to get the MAC address from the hardware before resetting it. */
1668        ffec_get_hwaddr(sc, eaddr);
1669
1670        /* Reset the hardware.  Disables all interrupts. */
1671        if (sc->fectype & FECFLAG_AVB)
1672                /*
1673                 * Avoid AXI bus issues due to a MAC reset, see Linux for more
1674                 * details.
1675                 */
1676                WR4(sc, FEC_ECR_REG, 0);
1677        else
1678                WR4(sc, FEC_ECR_REG, FEC_ECR_RESET);
1679
1680        /* Setup interrupt handler. */
1681        for (irq = 0; irq < sc->irq_count; ++irq) {
1682                error = bus_setup_intr(dev, sc->irq_res[irq],
1683                    INTR_TYPE_NET | INTR_MPSAFE, NULL, ffec_intr, sc,
1684                    &sc->intr_cookie[irq]);
1685                if (error != 0) {
1686                        device_printf(dev,
1687                            "could not setup interrupt handler.\n");
1688                        goto out;
1689                }
1690        }
1691
1692        /*
1693         * Set up the PHY control register.
1694         *
1695         * Speed formula for ENET is md_clock = mac_clock / ((N + 1) * 2).
1696         * Speed formula for FEC is  md_clock = mac_clock / (N * 2)
1697         *
1698         * XXX - Revisit this...
1699         *
1700         * For a Wandboard imx6 (ENET) I was originally using 4, but the uboot
1701         * code uses 10.  Both values seem to work, but I suspect many modern
1702         * PHY parts can do mdio at speeds far above the standard 2.5 MHz.
1703         *
1704         * Different imx manuals use confusingly different terminology (things
1705         * like "system clock" and "internal module clock") with examples that
1706         * use frequencies that have nothing to do with ethernet, giving the
1707         * vague impression that maybe the clock in question is the periphclock
1708         * or something.  In fact, on an imx53 development board (FEC),
1709         * measuring the mdio clock at the pin on the PHY and playing with
1710         * various divisors showed that the root speed was 66 MHz (clk_ipg_root
1711         * aka periphclock) and 13 was the right divisor.
1712         *
1713         * All in all, it seems likely that 13 is a safe divisor for now,
1714         * because if we really do need to base it on the peripheral clock
1715         * speed, then we need a platform-independant get-clock-freq API.
1716         */
1717        mscr = 13 << FEC_MSCR_MII_SPEED_SHIFT;
1718        if (OF_hasprop(ofw_node, "phy-disable-preamble")) {
1719                mscr |= FEC_MSCR_DIS_PRE;
1720                if (bootverbose)
1721                        device_printf(dev, "PHY preamble disabled\n");
1722        }
1723        WR4(sc, FEC_MSCR_REG, mscr);
1724
1725        /* Set up the ethernet interface. */
1726        sc->ifp = ifp = if_alloc(IFT_ETHER);
1727
1728        ifp->if_softc = sc;
1729        if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1730        ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1731        ifp->if_capabilities = IFCAP_VLAN_MTU;
1732        ifp->if_capenable = ifp->if_capabilities;
1733        ifp->if_start = ffec_txstart;
1734        ifp->if_ioctl = ffec_ioctl;
1735        ifp->if_init = ffec_init;
1736        IFQ_SET_MAXLEN(&ifp->if_snd, TX_DESC_COUNT - 1);
1737        ifp->if_snd.ifq_drv_maxlen = TX_DESC_COUNT - 1;
1738        IFQ_SET_READY(&ifp->if_snd);
1739        ifp->if_hdrlen = sizeof(struct ether_vlan_header);
1740
1741#if 0 /* XXX The hardware keeps stats we could use for these. */
1742        ifp->if_linkmib = &sc->mibdata;
1743        ifp->if_linkmiblen = sizeof(sc->mibdata);
1744#endif
1745
1746        /* Set up the miigasket hardware (if any). */
1747        ffec_miigasket_setup(sc);
1748
1749        /* Attach the mii driver. */
1750        error = mii_attach(dev, &sc->miibus, ifp, ffec_media_change,
1751            ffec_media_status, BMSR_DEFCAPMASK, MII_PHY_ANY, MII_OFFSET_ANY,
1752            (sc->fectype & FECTYPE_MVF) ? MIIF_FORCEANEG : 0);
1753        if (error != 0) {
1754                device_printf(dev, "PHY attach failed\n");
1755                goto out;
1756        }
1757        sc->mii_softc = device_get_softc(sc->miibus);
1758
1759        /* All ready to run, attach the ethernet interface. */
1760        ether_ifattach(ifp, eaddr);
1761        sc->is_attached = true;
1762
1763        error = 0;
1764out:
1765
1766        if (error != 0)
1767                ffec_detach(dev);
1768
1769        return (error);
1770}
1771
1772static int
1773ffec_probe(device_t dev)
1774{
1775        uintptr_t fectype;
1776
1777        if (!ofw_bus_status_okay(dev))
1778                return (ENXIO);
1779
1780        fectype = ofw_bus_search_compatible(dev, compat_data)->ocd_data;
1781        if (fectype == FECTYPE_NONE)
1782                return (ENXIO);
1783
1784        device_set_desc(dev, (fectype & FECFLAG_GBE) ?
1785            "Freescale Gigabit Ethernet Controller" :
1786            "Freescale Fast Ethernet Controller");
1787
1788        return (BUS_PROBE_DEFAULT);
1789}
1790
1791
1792static device_method_t ffec_methods[] = {
1793        /* Device interface. */
1794        DEVMETHOD(device_probe,         ffec_probe),
1795        DEVMETHOD(device_attach,        ffec_attach),
1796        DEVMETHOD(device_detach,        ffec_detach),
1797
1798/*
1799        DEVMETHOD(device_shutdown,      ffec_shutdown),
1800        DEVMETHOD(device_suspend,       ffec_suspend),
1801        DEVMETHOD(device_resume,        ffec_resume),
1802*/
1803
1804        /* MII interface. */
1805        DEVMETHOD(miibus_readreg,       ffec_miibus_readreg),
1806        DEVMETHOD(miibus_writereg,      ffec_miibus_writereg),
1807        DEVMETHOD(miibus_statchg,       ffec_miibus_statchg),
1808
1809        DEVMETHOD_END
1810};
1811
1812static driver_t ffec_driver = {
1813        "ffec",
1814        ffec_methods,
1815        sizeof(struct ffec_softc)
1816};
1817
1818static devclass_t ffec_devclass;
1819
1820DRIVER_MODULE(ffec, simplebus, ffec_driver, ffec_devclass, 0, 0);
1821DRIVER_MODULE(miibus, ffec, miibus_driver, miibus_devclass, 0, 0);
1822
1823MODULE_DEPEND(ffec, ether, 1, 1, 1);
1824MODULE_DEPEND(ffec, miibus, 1, 1, 1);
Note: See TracBrowser for help on using the repository browser.